DOI QR코드

DOI QR Code

Simulation Design of MHEMT Power Devices with High Breakdown Voltages

고항복전압 MHEMT 전력소자 설계

  • Son, Myung-Sik (Department of Electronic Engineering, Sunchon National University)
  • Received : 2013.10.24
  • Accepted : 2013.11.14
  • Published : 2013.11.30

Abstract

This paper is for the simulation design to enhance the breakdown voltage of MHEMTs with an InP-etchstop layer. Gate-recess and channel structures has been simulated and analyzed for the breakdown of the MHEMT devices. The fully removed recess structure at the drain side of MHEMT shows that the breakdown voltage enhances from 2 V to almost 4 V as the saturation current at gate voltage of 0 V is reduced from 90 mA to 60 mA at drain voltage of 2 V. This is because the electron-captured negatively fixed charges at the drain-side interface between the InAlAs barrier and the $Si_3N_4$ passivation layers deplete the InGaAs channel layer more and thus decreases the electron current passing the channel layer and thus the impact ionization in the channel become smaller. In addition, the replaced InGaAs/InP composite channel with the same thickness in the same asymmetrically recessed structure increases the breakdown voltage to 5 V due to the smaller impact ionization and mobility of the InP layer at high drain voltage.

본 논문은 InP 식각정지층을 갖는 MHEMT 소자의 항복전압을 증가시키기 위한 시뮬레이션 설계 논문이다. MHEMT 소자의 게이트 리세스 구조 및 채널 구조를 변경하여 시뮬레이션을 수행하였고 비교 분석하였다. MHEMT 소자의 드레인 측만을 완전히 제거한 비대칭 게이트 리세스 구조인 경우 $I_{dss}$ 전류가 90 mA에서 60 mA로 줄어들지만 항복 전압은 2 V에서 4 V로 증가함을 확인하였다. 이는 $Si_3N_4$ 보호층과 InAlAs 장벽층 사이의 계면에서 형성되는 전자-포획 음의 고정전하로 인해 채널층에서의 전자 공핍이 심화되어 나타나는 현상으로 이는 채널층의 전류를 감소시켜 충돌이온화를 적게 형성시켜 항복전압을 증가시킨다. 또한, 동일한 구조의 비대칭 게이트 리세스 구조에서 채널층을 InGaAs/InP 복합 채널로 바꾸어 설계한 구조에서는 항복전압이 5 V로 증가하였다. 이는 높은 드레인 전압에서 InP 층의 적은 충돌이온화와 이동도로 인해 전류가 더 감소했기 때문이다.

Keywords

References

  1. S. C. Kim, D. An, B. O. Lim, T. J. Beak, D. H. Shin, and J. K. Rhee, Journal of the Institute of Electronic Engineers of Korea-SD 43, 254 (2006).
  2. S. J. Yeon, M. H. Park, J. H. Choi, and K. S. Seo, Proc. of 2007 IEDM, 613 (2007).
  3. M. S. Son, Journal of the Semiconductor & Display Technology 10, 107, (2011).
  4. User's manual of ISE-DESSIS, Ver. 9.5
  5. G. Meneghesso, A. Neviani, R. Oesterholt, M. Matloubian, T. Liu, J. J. Brown, and C. Canali, IEEE Trans. On Electron Devices 46, 2 (1999). https://doi.org/10.1109/16.737434
  6. S. Datta, S. Shi, K. P. Roenker, M. M. Cahay, and W. E. Stanchina, IEEE Trans. On Electron Devices 45, 1634 (1998). https://doi.org/10.1109/16.704357
  7. S. G. Choi, Y. H. Baek, M. Han, S. H. Bang, J. S. Yoon, and J. K. Rhee, Journal of the Institute of Electronic Engineers of Korea-SD 44, 1 (2007).
  8. M. S. Son, Journal of the Semiconductor & Display Technology 11, 53 (2012).
  9. M. S. Son, J. Korean Vac. Soc. 20, 345 (2011). https://doi.org/10.5757/JKVS.2011.20.5.345
  10. M. S. Son, Journal of the Institute of Signal Processing and Systems 12, 217 (2011).