DOI QR코드

DOI QR Code

Analysis of Subthreshold Current Deviation for Channel Dimension of Double Gate MOSFET

이중게이트 MOSFET의 채널 크기에 따른 문턱전압이하 전류 변화 분석

  • Jung, Hakkee (Department of Electronic Engineering, Kunsan National University)
  • Received : 2013.10.01
  • Accepted : 2013.11.20
  • Published : 2014.01.31

Abstract

This paper analyzed the change of subthreshold current for channel dimension of double gate(DG) MOSFET. The nano-structured DGMOSFET to reduce the short channel effect had to be preciously analyze. Poisson's equation had been used to analyze the potential distribution in channel, and Gaussian function had been used as carrier distribution. The subthreshold current had been analyzed for device parameters such as channel dimension, and projected range and standard projected deviation of Gaussian function. Since this potential model was verified in the previous papers, we used this model to analyze the subthreshold current. Resultly, we know the subthreshold current was influenced on parameters of Gaussian function and channel dimension for DGMOSFET.

본 연구에서는 이중게이트 MOSFET의 채널크기 변화에 따른 문턱전압이하 전류의 변화를 분석하였다. 이를 위하여 단채널 효과를 감소시킬 수 있는 나노소자인 이중게이트 MOSFET에 대한 정확한 해석학적 분석이 요구되고 있다. 채널 내 전위분포를 구하기 위하여 포아송방정식을 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용하였다. 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 채널크기 등에 대하여 문턱전압이하 전류 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 전류 특성을 분석하였다. 분석결과, 문턱전압이하 전류는 채널크기 및 가우시안 분포함수의 변수 등에 크게 영향을 받는 것을 관찰할 수 있었다.

Keywords

References

  1. A.J.Garcia-Loureiro, N.Seoane, M.Aldegunde and R.Valin, "Implementation of the Density Gradient Quantum Corrections for 3-D Simulations of Multigate Nanoscaled Transistors," IEEE Trans. on CAD of IC and Systems, vol.30, no.6, pp.841-851, 2011. https://doi.org/10.1109/TCAD.2011.2107990
  2. D.Munteanu and J.Autan,"3-D Simulation Analysis of Bipolar Amplification in Planar Double-Gate and FinFET With Independent Gates," IEEE Trans. on Nuclear Science,, vol.56, no.4, pp.2083-2090, 2009. https://doi.org/10.1109/TNS.2009.2016343
  3. S.G.Kwon, J.W.Han and Y.K.Choi, "A Bendable-Channel FinFET for Logic Application," IEEE Electron Device Lett., vol.31, no.6, pp.624-626, 2010. https://doi.org/10.1109/LED.2010.2046614
  4. P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009.
  5. G.Zhang, Z.Shao and K.Zhou, "Threshold voltage model for short channel FD-SOI MOSFETs with vertical Gaussian profile," IEEE Trans. Electron Device, vol.55, no.3, pp.803-809, 2008. https://doi.org/10.1109/TED.2007.914832
  6. H.K.Jung, "Analysis of Subthreshold Current Deviation for Channel Doping of Double Gate MOSFET," Journal of KIICE, vol.17, no.6, pp.1409-1413, 2013. https://doi.org/10.6109/jkiice.2013.17.6.1409
  7. D.S.Havaldar, G.Katti, N.DasGupta and A.DasGupta, "Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. Electron Devices, vol. 53, no.4, 2006.