DOI QR코드

DOI QR Code

센서시스템에서의 저전력 비동기 설계를 위한 인터페이싱 회로

A new interfacing circuit for low power asynchronous design in sensor systems

  • 류정탁 (대구대학교 전자전기공학부) ;
  • 홍원기 (대구대학교 정보통신공학부) ;
  • 강병호 (대구대학교 전자공학과) ;
  • 김경기 (대구대학교 전자전기공학부)
  • 투고 : 2013.11.20
  • 심사 : 2014.02.13
  • 발행 : 2014.02.28

초록

센서 시스템과 같은 저전력 설계를 요구하는 시스템에서 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이 (PVT variation), 노화 등에 크게 영향을 받아서 올바른 동작을 기대할 수 없다. 따라서, 신뢰할 수 있는 초저전력 설계에서 비동기 회로가 스케일링 이슈를 해결할 수 있는 방법으로 최근 다시 고려되고 있다. 그러나, 디지털 시스템에서 동기회로를 NCL 회로로 모두 대체하는 것은 쉽지가 않기때문에 동기회로와 비동기 회로 사이의 연결이 꼭 필요하다. 본 논문에서는 동기회로와 비동기 회로를 연결할 수 있는 새로운 설계방법을 보이고, 0.18um 공정기술을 사용한 $4{\times}4$ 곱셈기를 사용해서 검증을 하였다.

Conventional synchronous circuits in low power required systems such as sensor systems cannot only satisfy the timing requirement of the low voltage digital systems, but also they may generate wrong outputs under the influence of PVT variations and aging effects. Therefore, in the reliable ultra-low power design, asynchronous circuits have recently been reconsidered as a solution for scaling issues. However, it is not easy to totally replace synchronous circuits with asynchronous circuits in the digital systems, so the interfacing between the synchronous and asynchronous circuits is indispensable for the digital systems. This paper presents a new design for interfacing between asynchronous circuits and synchronous circuits, and the interface circuits are applied to a $4{\times}4$ multiplier logic designed using 0.11um technology.

키워드

참고문헌

  1. I. Sutherland and S. Fairbanks, "Gasp; a Minimal FIFO Control," Proc. Int'l Symp. Advanced Research in Asynchronous Circuits and Systems, 2001, pp.46-53.
  2. M. Singh and S. M. Nowick, "MOUSET-RAP: High-speed Transition-signaling Asynchronous Pipelines," IEEE Trans. on VLSI Systems, Vol.15, No.6, June 2007, pp.684-698. https://doi.org/10.1109/TVLSI.2007.898732
  3. S. Schuster and P. Cook, "Low-power Synchronous-to-asynchronous-to-synchronous Interlocked Pipelined CMOS Circuits Operating at 3.3-4.5 GHz," IEEE J. of Solid-State Circuits, Vol.38, No.4, Apr. 2003, pp.622-630. https://doi.org/10.1109/JSSC.2003.809512
  4. J. Kessels and R. Marston, "Designing Asynchronous Standby Circuits for a Low-Power Pager," Proc. of the IEEE, Vol.87, No.2, Feb. 1999, pp.257-267. https://doi.org/10.1109/5.740019
  5. L.S. Nielsen and J. Sparso, "Designing Asynchronous Circuits for Low Power: an IFIR Filter Bank for a Digital Hearing Aid," Proc. of the IEEE, Vol.87, No.2, Feb. 1999, pp.268-281. https://doi.org/10.1109/5.740020
  6. H.Van Gageldonk et al., "An Asynchronous Low-power 80c51 Microcontroller," Proc. International Symposium Advanced Research in Asynchronous Circuits and Systems, 1998, pp. 96-107.
  7. Roig, Formal Verification and Testing of Asynchronous Circuits, Ph.D. Dissertation, Universitat Politecnica de Catalunya, May 1997.
  8. J. Spars and S. Furber, "Principles of Asynchronous Circuit Design: a System Perspective," Kluwer Academic Publishers, 2001.
  9. Kyung Ki Kim, "Design and Implementation of low power ALU based on NCL (Null Convention Logic)," J Korea Industr Inf Sys Res, V. 18, No. 5, pp.1-8, Oct. 2103. https://doi.org/10.9723/jksiis.2013.18.5.059
  10. Woo Hun Hong, Kyung Ki Kim, "Design of Ultra Low-Voltage NCL Circuits in Nanoscale MOSFET Technology," J Korea Industr Inf Sys Res, V. 17, No. 4, pp.1-8, Aut. 2102. https://doi.org/10.9723/jksiis.2012.17.4.017

피인용 문헌

  1. A Study on a Bidirectional Random Walk Model for Distance Based Mobility Managements vol.19, pp.5, 2014, https://doi.org/10.9723/jksiis.2014.19.5.001