

25MW급 대용량 멀티레벨 인버터의 시뮬레이션 기반 손실해석과 출력특성 비교 분석

김이김¹, 박찬배², 백제훈², 곽상신[†]

Simulation based Comparative Loss Analysis and Output Characteristic for 25MW Class of High Power Multi-level Inverters

I-Gim Kim¹, Chan-Bae Park², Jei-Hoon Baek², and Sang-Shin Kwak[†]

Abstract

The multi-level inverters are highly efficient for high-power and medium-voltage AC driving applications, such as high-speed railway systems and renewable energy resources, because such inverters generate lower total harmonic distortion (THD) and electromagnetic interface (EMI). Lower switching stress occurs on switching devices compared with conventional two-level inverters. Depending on the multi-level inverter topology, the required components and number of switching devices are different, influencing the overall efficiency. Comparative studies of multi-level inverters based on loss analysis and output characteristic are necessary to apply multi-level inverters in high-power AC conversion systems. This paper proposes a theoretical loss analysis method based on piecewise linearization of characteristic curves of power semiconductor devices as well as loss analysis and output performance comparison of five-level neutral-point clamped, flying capacitor inverters, and high-level cascaded H-bridge multi-level inverters.

Key words: Cascaded h-bridge inverter, Comparison of efficiency, Flying capacitor inverter, Loss analysis, Multi-level inverter, Neutral point clamped inverter

1. 서 론

최근 산업현장과 고속 철도 시스템용 전동차 등에서 고 전력 장치 사용의 필요성이 증가함에 따라 수십 MW 이상 급 대용량 인버터에 대한 수요가 늘어나고 있다. 한정된 전력 반도체 스위칭 소자의 용량에 따라 고전압, 고출력의 인버터를 만들기 위해 전력 반도체를 직렬, 병렬로 구성하여 기존의 2레벨 인버터를 만들 수 있지만, 직렬 혹은 병렬로 연결된 전력반도체를 동시에 제어하기 힘든 단점이 있어 멀티레벨 인버터 구조가 가

장 적합하다.^{[1]~[3]}

멀티레벨 인버터 구조는 전력반도체 스위치와 다이오드, 커패시터로 구성되며 Neutral Point Clamped(NPC) 멀티레벨 인버터, Cascaded H-bridge (CHB) 멀티레벨 인버터, Flying capacitor (FC) 멀티레벨 인버터가 가장 많이 사용되고 있다. 멀티레벨 인버터는 전압 레벨이 증가할수록 저 전압 정격 스위치를 이용하여 고전압 출력 생성이 가능 하며 낮은 고조파를 포함 하는 전압 출력을 만들어 EMI, EMC 특성에 강하다. 따라서 출력 전압과 전류 THD (Total harmonic distortion)가 낮아 정현파에 가까운 출력 만들 수 있고, 낮은 스위칭 주파수를 사용함에 따라 스위칭 손실을 절감 시킬 수 있다.^{[4]~[10]}

각각의 멀티레벨 인버터는 구조와 특징이 다르며, 각 멀티레벨 인버터 구조별로 주 전력 스위치 이외에 다이오드와 커패시터 등 요구되는 소자 개수가 다르다. 멀티레벨 인버터를 구성하는 다이오드, IGBT (Insulated gate bipolar transistor) 혹은 MOSFET (Metal oxide semiconductor field effect transistor)과 같은 전력 반도체 소자들에 전력 손실이 발생하게 되는데, 멀티레벨 인

Paper number: TKPE-2015-20-4-6

Print ISSN: 1229-2214 Online ISSN: 2288-6281

[†] Corresponding author: sskwak@cau.ac.kr, School of Electrical & Electronics Eng., Chung-Ang Univ.

Tel: +82-2-820-5346 Fax: +82-2-825-1584

¹ School of Electrical & Electronics Eng., Chung-Ang Univ.

² Korea Railroad Research Institute.

Manuscript received Jan. 31, 2015; revised Mar. 7, 2015;

accepted June 10, 2015

- 본 논문은 2014년 추계학술대회 우수추천논문임




Fig. 1. 5-level (a) NPC, (b) FC, (c) CHB inverters.

버터의 레벨이 증가 할수록 전력 반도체 소자 개수가 비례적으로 증가하기 때문에 전력 반도체 소자들의 손실 해석은 상당히 중요하다. 전력 반도체의 손실은 고 전압, 고 전류 시스템을 제작함에 있어 시스템 부피와 가격에서 매우 중요한 부분을 차지하기 때문에 고 전력 부하 및 계통에 적용하고자 할 때, 멀티레벨 인버터의 손실을 고려하여야 한다.



본 논문에서는 IGBT와 다이오드의 특성 곡선에 따라 전도 손실과 스위칭 손실 해석 방법을 구분적 선형화 (piecewise linearization)에 따라 근사화 하여 보다 정확한 손실 모델로 표현하였으며, 시뮬레이션을 통해 전력 반도체 소자로 구성된 멀티레벨 인버터의 전도 손실과 스위칭 손실을 분석하였다. 이용하여 NPC, CHB, FC 세 가지 멀티레벨 인버터를 5레벨 인버터로 구성하여 손실해석과 THD 분석을 하였다. 또한 고 레벨 인버터 구성 시 가장 유리한 CHB 멀티레벨 인버터를 사용하여, 5레벨 이상에서 레벨에 따른 효율 분석과 출력 전류의 THD 분석을 하였다.

2. 멀티레벨 인버터의 구조

다양한 멀티레벨 인버터 구조 중 가장 많이 쓰이는 멀티레벨 인버터는 NPC, FC, CHB 멀티레벨 인버터이며, 그림 1에서 각 멀티레벨 인버터를 5레벨 구조로 나타내었으며, 표 1은 각각의 멀티레벨 인버터에서 요구되

TABLE I
NUMBER OF COMPONENT FOR MULTI-LEVEL INVERTERS

	NPC	FC	CHB
Main switches	$6(m-1)$	$6(m-1)$	$6(m-1)$
Capacitors	$m-1$	$\frac{3}{2}(m-1)(m-2)$	-
Diodes	$3(m-1)(m-2)$	-	-
isolated dc source	1	1	$\frac{3}{2}(m-1)$

Fig. 2. Simulation waveforms of 5-level CHB inverter (with $R(20\Omega)$ - $L(15mH)$ load).Fig. 3. Experimental waveforms of prototype 5-level CHB inverter (phase current i_A [5A/div], phase voltage v_{AN} [100V/div], line to line voltage v_{AB} [100V/div]).

는 소자의 수를 레벨 수 (m) 별로 나타내었다. 그림 1 (a)의 NPC 인버터는 하나의 독립 dc 전원을 입력으로 사용하며, 비교적 제어가 간단한 특징이 있지만, 표 1과 같이 레벨 수가 증가할수록 다수의 클램핑 다이오드가 요구되며, 커패시터 전압 불균형을 극복하기 위한 스위칭 알고리즘이 필요하다는 단점이 있다^{[5]~[6]}. 그림 1(b)의 FC 멀티레벨 인버터는 NPC와 달리 클램핑 다이오드 대신 커패시터를 이용하여 내부 전압 레벨을 얻는 구조이다. FC 멀티레벨 인버터는 레벨 수가 올라갈수록 NPC 멀티레벨 인버터의 클램핑 다이오드와 같이 커패시터의 개수가 증가하여 제어가 복잡하며 커패시터의 전압 균형 문제가 발생할 수 있다^{[7]~[8]}. 그림 1 (c)는 3상 5레벨 CHB 멀티레벨 인버터를 나타내며, CHB 멀티레

벨 인버터는 다수의 단상 H-bridge 인버터를 직렬 연결한 구조로 NPC, FC 멀티레벨 인버터와 달리 클램핑 다이오드나 커패시터가 필요하지 않아 최소한의 소자로 멀티레벨 인버터를 구성할 수 있는 장점이 있다. 또한 각 H-bridge 별로 그룹화가 가능하여 고 레벨 멀티레벨 인버터를 구성 시 제어가 용의하고 고장에 강하다. CHB 멀티레벨 인버터는 레벨 수에 따라 다수의 독립 dc 전원이 필요하여 적용 가능한 시스템이 제한 될 수 있지만, 다른 멀티레벨 인버터에 나타나는 전압 불균형 문제가 생기지 않고, 각 독립 dc 전원의 크기를 다르게 하여 응용이 가능하다^{[9]~[11]}.

그림 2는 그림 1에서 나타낸 멀티레벨 인버터 토폴로지 중 하나인 5레벨 CHB 인버터에 R-L 부하가 연결되었을 때의 시뮬레이션 파형을 나타내며 그림 3은 같은 조건에서 실험파형이다. 독립 dc 전원 ($E=40V$) 일 때, 상 전압 v_{AN} 이 5레벨로 출력 되고 정현파에 가까운 출력 전류를 확인할 수 있다.

3. 멀티레벨 인버터의 손실해석

멀티레벨 인버터의 손실해석은 멀티레벨 인버터를 구성하는 전력반도체 IGBT와 다이오드의 전도 손실과 스위칭손실 해석으로 구성된다. IGBT와 다이오드의 전도 손실은 전력반도체에 흐르는 전류와 고유의 온 저항의 함수로 표현하여 해석할 수 있으며, 스위칭 손실은 IGBT와 다이오드의 스위칭 순간 발생하는 에너지 손실을 해석하여 계산할 수 있다.

3.1 전도 손실 (conduction loss) 모델


IGBT와 다이오드 같은 전력 스위치가 전도 될 때, 반도체 소자에 생기는 전압강하와 저항으로 전력소비를 표현하는 방법은 전도손실 모델을 만들기 위한 가장 간단하면서 편리한 방법이다. IGBT와 다이오드의 전도 손실을 표현하면 아래 식과 같다.

$$P_{cond}^{IGBT} = \frac{1}{T} \int V_{CE} \cdot I_C dt \quad (1)$$


$$P_{cond}^{DIODE} = \frac{1}{T} \int V_F \cdot I_F dt \quad (2)$$

여기서 I_C 와 I_F 는 각각 IGBT의 컬렉터 전류와 다이오드의 정 방향 전류이고, V_{CE} 와 V_F 는 각각 IGBT와 다이오드의 온 전압강하를 나타낸다. 그림 4는 ABB사의 IGBT모듈 5SNA1200G450350의 데이터시트의 특성 곡선으로써, IGBT와 다이오드의 정방향 전류, 전압 특성을 나타낸다. 이와 같은 IGBT와 다이오드의 데이터시트의 온 특성 곡선을 이용해 온 전압 강하를 컬렉터 전류의 함수로 표현할 수 있다^[12].

IGBT의 전도 손실 해석을 위해 그림 4(a)와 같은 비



(a)



(b)

Fig. 4. On and forward characteristic of IGBT and diode.

선형 함수인 데이터 시트의 온 특성 곡선을 구분별로 선형화하여 온 전압강하 V_{CE} 를 컬렉터 전류의 함수로 표현하면 아래 수식으로 근사화 하여 표현할 수 있다.

$$V_{CE} \approx \begin{cases} V_{CE01} + R_{IGBT1} I_C & \text{if } I_C < I_{C2} \\ V_{CE02} + R_{IGBT2} (I_C - I_{C2}) & \text{if } I_{C2} \leq I_C < I_{C3} \\ V_{CE03} + R_{IGBT3} (I_C - I_{C3}) & \text{if } I_{C3} \leq I_C < I_{C4} \\ V_{CE03} + R_{IGBT3} (I_C - I_{C4}) & \text{if } I_{C4} < I_C \end{cases} \quad (3)$$

여기서 $R_{IGBT1}, R_{IGBT2} \dots R_{IGBT5}$ 는 IGBT의 온 저항을 나타내며, 각 구간별로 선형화된 직선의 기울기의 역수이다. IGBT의 전도 손실 모델과 같은 방법으로 그림 4 (b)와 같은 데이터시트의 다이오드 정 방향 특성 곡선을 통해 환류다이오드의 전도 손실을 계산할 수 있다.





Fig. 5. On and forward Characteristic of IGBT and diode.

3.2 스위칭 손실 (switching loss) 모델

반도체 스위치를 사용한 전력변환장치에서 스위칭 손실은 매 스위칭 순간 스위치에 흐르는 전류와 스위치 양단 전압에 의해 나타난다. IGBT와 같은 전력 반도체의 스위칭 손실은 게이트에 스위칭 신호가 인가될 때, 스위치 양단 전압과 전류가 순간적으로 변하지 못하며 발생하는 전력 손실이며, 스위칭하는 턴 온 시간과 턴 오프 시간, 스위치 양단 전압, 전류의 함수로 표현할 수 있다. 다이오드의 스위칭 손실은 다이오드의 턴 오프 순간 발생 역 회복 특성에 의해 발생한다.

그림 5는 그림 4와 동일한 IGBT 모듈의 턴 온, 오프 에너지에 의한 스위칭 손실과, 다이오드의 역회복 에너지에 의한 턴 오프 손실을 표현한 그래프이다.

$$P_{ON}^{IGBT} = \frac{1}{T} \sum E_{ON} \quad (4)$$

$$P_{OFF}^{IGBT} = \frac{1}{T} \sum E_{OFF} \quad (5)$$

$$P_{REC}^{Diode} = \frac{1}{T} \sum E_{REC} \quad (6)$$

여기서 E_{ON} , E_{OFF} , E_{REC} 는 각각 IGBT가 턴 온, 오프 시 발생하는 에너지, 다이오드 역회복 에너지이며, 일반적으로 그림3과 같이 전력반도체의 데이터 시트에 스위치의 턴 온, 오프 순간의 에너지 손실을 전류의 함수로 표현한 데이터를 제공한다.

TABLE II
PARAMETER FOR SIMULATION

Parameter	Value	Unit
output current	2400	A
terminal voltage	21	kV
frequency	76.4	Hz
load resistance	0.5	Ω
load inductance	19.5	mH
back EMF	15.8	kV




Fig. 6. Series and parallel combination of IGBTs for 5-level inverters.

TABLE III
MAIN SWITCH CONFIGURATION FOR CHB
INVERTERS

	required rating	rating of commercial IGBTs (series×paralell)
5-level CHB	10.5 kV 2400 A	4.5 kV / 1200 A 3×2
7-level CHB	7 kV 2400 A	4.5 kV / 1200 A 2×2
9-level CHB	5.25 kV 2400 A	6.5 kV / 750 A 1×3
11-level CHB	4.2 kV 2400 A	4.5 kV / 1200 A 1×2
13-level CHB	3.5 kV 2400 A	4.5 kV / 1200 A 1×2
15-level CHB	3 kV 2400 A	3.3 kV / 1200 A 1×2

IGBT의 스위칭 턴, 온 에너지 손실과 다이오드의 역회복 에너지에 손실에 대한 곡선을 수식 (3)에서 나타낸 것과 같이, 비선형 함수를 구간별로 선형화 하여 컬렉터 전류 혹은 다이오드 순방향 전류의 함수로 나타내어 수식 (4), (5), (6)의 IGBT와 다이오드의 스위칭 손실을 계산한다.

4. 멀티레벨 인버터의 손실 및 출력 특성 비교

4.1 멀티레벨 인버터의 동작 조건

본 논문에서는 25MW 급 선형 동기 전동기 부하조건에 맞는 시뮬레이션 조건을 통하여 세 가지 5레벨 멀티레벨 인버터의 성능 비교를 하였다. 표 2는 선형 동기 전동기 구동을 위한 멀티레벨 인버터의 출력 조건을 나타내며, 선형 동기 전동기의 부하는 RLe 부하로 모델링하여 사용하였다. 멀티레벨 인버터의 멀티캐리어 기반 SPWM 제어는, 크게 Phase-shifted 방식과 Level-shifted 방식으로 나눌 수 있는데, NPC방식과 FC 방식의 경우 Phase-shifted 방식을 적용하기 어려우므로, 토폴로지의 손실 및 출력 특성 비교를 위해, 가장 많이 사용되는 멀티캐리어 기반 SPWM 방식인 Level-shifted 방식 중 phase disposition (PD) 방식을 적용하였으며, 변조지수(m_a)가 1.0 이하 일 때, 인버터 상 전압의 기본주파수 성분의 피크 값은 다음과 같다.

$$(\hat{V}_{AN})_1 = m_a \frac{(m-1)E}{2} \quad (7)$$

여기서 m 은 멀티레벨 인버터의 레벨 수를 나타내며, E 는 인버터의 커패시터 전압 (CHB 인버터의 독립 dc 전원 전압)으로, 변조지수가 1.0 일 때 인버터 최대 출력 전압 $21kV$ 을 내기 위해 $10.5kV$ 로 설정되어야 한다. 따라서 각 멀티레벨 인버터의 IGBT의 내압은 $10.5kV$ 로 결정 되고, 정격 전류는 $2400A$ 가 된다. 그림 6은 IGBT의 내압이 $10.5kV$ 일 때, 상용 IGBT모듈인 ABB사의 5SNA1200G450350 ($4.5kV$, $1200A$)의 정격에 따라 직, 병렬 구조로 조합하여 약 20%의 마진을 고려하여 정격을 설정한 구조를 나타낸다.

표 3은 고 레벨 CHB 멀티레벨 인버터의 스위치 정격 선정 시, 상용 IGBT의 직, 병렬 구조의 조합을 나타낸 것이다. 같은 부하조건 시 요구되는 독립 dc 전원의 크기는 작아지며, 스위치의 정격은 더 낮아지기 때문에, 이에 맞는 상용 IGBT 모듈의 조합이 필요하다. 7레벨부터 15레벨 CHB 인버터를 구성하기 위해 상용 IGBT 모듈 5SNA1500E330305 ($3.3kV$, $1500A$) 5SNA0750G650300 ($6.5kV$, $750A$)를 직, 병렬 연결하여 구성하였다.




Fig. 7. Comparison of losses and THD as a function of switching frequency between 5-level inverters.




Fig. 8. Comparison of conduction and switching losses of 5-level inverters.




Fig. 9. Comparison of efficiency and THD according to levels of CHB inverters.

4.2 멀티레벨 인버터의 효율과 출력 특성 분석

그림 7은 5레벨 NPC, FC, CHB 멀티레벨 인버터의 스위칭 주파수에 따른 손실과 THD를 나타낸 도표이다. 손실모델은 3장에서 제시된 전도 손실과 스위칭 손실 모델을 사용하였으며, 시스템 구동 시 발열을 고려하여 $125^{\circ}C$ 조건에서 분석하였다. 멀티레벨 인버터의 평균 스

위칭 주파수는 Level-shifted 기반 SPWM의 캐리어 주파수와 멀티레벨 인버터의 레벨 수로 아래와 같이 정의할 수 있다.

$$f_{sw} = f_{carr}/(m-1) \quad (8)$$

멀티레벨 인버터의 스위칭 주파수의 증가에 따라 손 스위칭 구간에서 FC 멀티레벨 인버터의 손실이 가장 크고, CHB 멀티레벨 인버터의 손실이 가장 작은 것을 확인할 수 있다. 그림 8은 멀티레벨 인버터의 스위칭 주파수 400Hz 일 때, 멀티레벨 인버터의 전도 손실과 스위칭 손실, THD를 나타낸 것으로, 모든 멀티레벨 인버터의 전도 손실보다 스위칭 손실이 더 많이 발생하는 것을 알 수 있다. 스위칭 주파수 400Hz일 때, 5레벨 FC인버터에서 가장 큰 전력손실이 발생하였으나 출력 THD 특성은 가장 좋은 것을 확인할 수 있었고, CHB 멀티레벨 인버터의 전력 손실이 가장 적게 나타났다.

그림 8은 CHB 멀티레벨 인버터의 레벨 수 증가에 따른 효율과 THD를 분석한 것으로 레벨 수 증가에 따라 CHB 멀티레벨 인버터 출력 전류의 THD가 감소하는 것을 볼 수 있으며, 표 3과 같이 CHB 멀티레벨 인버터의 레벨수가 늘어남에 따라 토폴로지의 스위치의 개수는 늘어나지만, 정격 전압이 낮아져, 전체 스위치 개수는 11레벨에서 오히려 감소하여 효율이 증가하는 것을 볼 수 있었으며, 가장 낮은 정격의 스위치를 사용한 15레벨 CHB 인버터가 가장 좋은 효율을 나타냈다.

5. 결 론

본 논문에서는 멀티레벨 인버터의 종류에 따라 출력 특성과 손실 분석을 하였다. IGBT와 다이오드의 특성 곡선을 구분적으로 선형화하는 방법을 사용하여 보다 정확한 손실 해석을 하는 방법을 제시 하였고, 이를 시뮬레이션에 적용하여 손실 분석을 실행하였다. 멀티레벨 인버터의 스위칭 주파수에 따라 손실 해석을 진행하였으며, 멀티레벨 인버터의 스위칭 주파수 증가에 따라 모든 멀티레벨 인버터의 손실은 증가하는 것을 확인하였다. NPC, FC, CHB 멀티레벨 인버터를 각각 5레벨 인버터로 비교 분석한 결과 멀티레벨 인버터의 효율은 FC 멀티레벨 인버터가 가장 낮게 분석되었지만, FC 멀티레벨 인버터의 THD가 가장 좋게 측정되어 출력특성이 가장 좋은 것을 알 수 있었다. 또한 가장 고 레벨 인버터로 구현하기 적합한 CHB 멀티레벨 인버터를 15레벨 까지 증가시켜 CHB 인버터의 레벨에 따른 효율 분석과 출력 전류의 THD 분석을 하였으며, 15레벨 CHB 인버터가 가장 높은 효율을 나타냈고, 레벨 수 증가에 따라 THD가 감소하는 것을 확인하였다.

본 연구는 2014년도 정부(미래창조과학부)의 재원으로 한국연구재단의 지원 및 을 받아 수행된 연구(2014R1A2A2A01006684)이며, 한국철도기술연구원에서 시행하는 주요 사업(레일방식 초고속철도 핵심요소기술 개발, 과제 번호 (PK1501A)의 일환으로 수행되었습니다.

References

- [1] T. A. Meynard and H. Foch, "Multi-level conversion: high voltage choppers and voltage-source inverters," in *Power Electronics Specialists Conference*, Vol. 1, pp. 397-403, Jul. 1992.
- [2] P. Hammond, "A new approach to enhance power quality for medium voltage ac drives," *IEEE Trans. Industry Applications*, Vol. 33, pp. 202 - 208, Jan./Feb. 1997.
- [3] J. S. Lai and F. Z. Peng, "Multilevel converters a new breed of power converters," *IEEE Trans. Industry Applications*, Vol. 32, pp. 509-517, May/June, 1996.
- [4] A. A. Boora, A. Nami, F. Zare, A. Ghosh, and F. Blaabjerg, "Voltage-sharing converter to supply single-phase asymmetrical four-level diode-clamped inverter with high power factor loads," *IEEE Trans. on Power Electronics*, Vol. 25, No. 10, pp. 2507-2520, Oct. 2010.
- [5] H. du Toit Mouton "Natural balancing of three-level neutral-point-clamped PWM inverters," *IEEE Trans. on Industrial Electronics*, Vol. 49, No. 5, pp 1017-1025, Oct. 2002.
- [6] M. F. Escalante, J. C. Vannier, and A. Arzandé, "Flying capacitor multilevel inverters and DTC motor drive applications," *IEEE Trans. on Industrial Electronics*, Vol. 49, No. 4, pp. 809-815, Aug. 2002.
- [7] S. Busquets-Monge, J. Bordonau, D. Boroyevich, and S. Somavilla, "The nearest three virtual space vector PWM - a modulation for the comprehensive neutral-point balancing in the three-level NPC inverter," *Power Electronics Letters*, Vol. 2, No. 1, pp. 11-15, Mar. 2004.
- [8] D. W. Kang, B. K. Lee, J. H. Jeon, T. J. Kim, and D. S. Hyun, "A symmetric carrier technique of CRPWM for voltage balance method of flying-capacitor multilevel inverter," *IEEE Trans. on Industrial Electronics*, Vol. 52, No. 3, pp. 879-888, Jun. 2005.
- [9] M. Malinowski, K. Gopakumar, J. Rodriguez, and M. A. Pérez, "A survey on cascaded multilevel inverters," *IEEE Trans. on Industrial Electronics*, Vol. 57, No. 7, pp. 2197-2206, Jul. 2010.
- [10] P. Barriuso, J. Dixon, P. Flores, and L. Moran, "Fault-tolerant reconfiguration system for asymmetric multilevel converters using bidirectional power switches," *IEEE Trans. on Industrial Electronics*, Vol. 56, No. 4, pp. 1300-1306, Apr. 2009.

- [11] W. Song and A. Q. Huang, "Fault-tolerant design and control strategy for cascaded H-bridge multilevel converter-based STATCOM," *IEEE Trans. on Industrial Electronics, Industrial Electronics*, Vol. 57, No. 8, pp. 2700-2708, Aug. 2010.
- [12] F. Blaabjerg, U. Jaeger, S. M. Nielsen, and J. K. Pedersen, "Power losses in PWM-VSI inverter using NPT or PT IGBT devices," *IEEE Trans. on Power Electronics*, Vol. 10, No. 3, pp. 358-367, May. 1995.



김이김(金이김)

1987년 4월 30일생. 2013년 중앙대 전자전기공학부 졸업. 2013년~현재 중앙대 전자전기공학과 대학원 석사과정.



박찬배(朴贊培)

1975년 10월 30일생. 2003년 서울대 대학원 전기공학부 졸업(석사). 2013년 한양대 대학원 전기공학과 졸업(공학박). 2003년~2006년 삼성전자 DA연구소 선임연구원. 2007년~현재 한국철도기술연구원 추진무선급전연구

팀 선임연구원.



백제훈(白制勳)

1972년 10월 25일생. 1996년 홍익대 전기공학과 졸업. 1998년 동 대학원 전기공학과 졸업(석사). 2006년 미국 Wisconsin-Madison 전기공학과 졸업(석사). 2009년 Texas A&M 전기공학과 졸업(공학박). 1998년~2000년

AMO 연구소 전임연구원. 2000년~2003년 삼성전기 정밀기기 사업부 전임연구원. 2010년~2014년 삼성종합기술원 수석연구원. 2014년~현재 한국철도기술연구원 선임연구원.



곽상신(郭尙信)

1973년 8월 16일생. 2005년 Texas A&M University 전기공학과 졸업(공학박). 1999년~2000년 (주)LG전자 연구원. 2005년~2007년 (주)삼성SDI 책임연구원. 2007년~2010년 대구대 전자공학부 조교수. 2010년~현재 중앙대 전자전기공학부 부교수. 당 학회 JPE 편집위원.