DOI QR코드

DOI QR Code

Dependence of Channel Doping Concentration on Drain Induced Barrier Lowering for Asymmetric Double Gate MOSFET

비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성

  • Jung, Hakkee (Department of Electronic Eng., Kunsan National University)
  • Received : 2015.12.29
  • Accepted : 2016.02.12
  • Published : 2016.04.30

Abstract

The dependence of drain induced barrier lowering(DIBL) is analyzed for doping concentration in channel of asymmetric double gate(DG) MOSFET. The DIBL, the important short channel effect, is described as lowering of source barrier height by drain voltage. The analytical potential distribution is derived from Poisson's equation to analyze the DIBL, and the DIBL is observed according to top/bottom gate oxide thickness and bottom gate voltage as well as channel doping concentration. As a results, the DIBL is significantly influenced by channel doping concentration. DIBL is significantly increased by doping concentration if channel length becomes under 25 nm. The deviation of DIBL is increasing with increase of oxide thickness. Top and bottom gate oxide thicknesses have relation of an inverse proportion to sustain constant DIBL regardless channel doping concentration. We also know the deviation of DIBL for doping concentration is changed according to bottom gate voltage.

본 논문에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑농도에 대한 드레인 유도 장벽 감소 현상에 대하여 분석하고자한다. 드레인 유도 장벽 감소 현상은 드레인 전압에 의하여 소스 측 전위장벽이 낮아지는 효과로서 중요한 단채널 효과이다. 이를 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였으며 전위분포에 영향을 미치는 채널도핑 농도뿐만이 아니라 상하단 산화막 두께, 하단 게이트 전압 등에 대하여 드레인 유도 장벽 감소 현상을 관찰하였다. 결과적으로 드레인 유도 장벽 감소 현상은 채널도핑 농도에 따라 큰 변화를 나타냈다. 채널길이가 25 nm 이하로 감소하면 드레인 유도 장벽 감소 현상은 급격히 상승하며 채널도핑농도에도 영향을 받는 것으로 나타났다. 산화막 두께가 증가할수록 도핑농도에 따른 드레인유도장벽감소 현상의 변화가 증가하는 것을 알 수 있었다. 채널도핑 농도에 관계없이 일정한 DIBL을 유지하기 위하여 상단과 하단의 게이트 산화막 두께가 반비례하는 것을 알 수 있었다. 또한 하단게이트 전압은 그 크기에 따라 도핑농도의 영향이 변화하고 있다는 것을 알 수 있었다.

Keywords

References

  1. Z.Zhu, D.Yan, G.Xu and X.Gu,"Drain current model of double-gate MOSFETs considering both electrons and holes," IEEJ Trans. on Electrical and Electronic Engineering, vol.9, no.3, pp.262-266, May 2014. https://doi.org/10.1002/tee.21965
  2. V.Kumari, M.Saxena, R.S.Gupta and M.Gupta, "Analytical Modeling of Dielectric Pocket Double-Gate MOSFET Incorporating Hot-Carrier-Induced Interface Charges," IEEE Trans. on Device and Materials Reliability, vol.14, no.1, pp.390-399, March 2014. https://doi.org/10.1109/TDMR.2013.2278077
  3. S.Mohammadi, A.Afzali-Kusha and S.Mohammadi, "Compact modeling of short-channel effects in symmetric and asymmetric 3-T/4-T double gate MOSFETs," Microelectronics Reliability, vol.51, pp.543-549, March 2011. https://doi.org/10.1016/j.microrel.2010.10.014
  4. Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, March 2011. https://doi.org/10.1016/j.mejo.2010.11.002
  5. Hakkee Jung, "Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function," J. of KIICE, vol.17, no.11, pp.2621-2626. Nov. 2013.
  6. G.Massobrio and P.Antognetti, Semiconductor Device Modeling with SPICE, 2nd, McGraw-Hill, New York, pp.205-206, 1993.
  7. H.K.Jung and O.S.Kwon,"Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, vol.6, no.1, pp.299-302, 2014.