한국전자통신학회논문지 (The Journal of the Korea institute of electronic communication sciences)

한국전자통신학회 (Korea Institute of Electronic Communication Science)
권호 표지
DOI QR코드

DOI QR Code

영전압스위칭의 위상천이방식 DC/DC 컨버터 설계

Design of ZVS DC / DC Converter with Phase-Shifting Topology

  • 투고 : 2018.09.06
  • 심사 : 2018.12.15
  • 발행 : 2018.12.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

UCC3895 드라이버를 이용하여 위상천이방식의 100Mhz로 운용되는 500W급 영전압스위칭(Zero voltage switching) DC/DC 컨버터를 설계하였다. UCC3895 드라이버의 데드타임은 풀브리지의 리딩래그와 레깅래그가 별도로 구동 가능하도록 설계되어 있어 두 래그간에 데드타임을 별도로 부여하는 것이 가능하며, 이것은 두 래그간에 비대칭관계인 데드타임으로 영전압스위칭의 구현을 가능하게 하였다. 또한 본 논문에서는 안정된 출력전압을 위한 부귀환회로 설계방식이 제안되었다. 시제품의 최대 효율은 $500{\Omega}$의 부하에서 95.5% 정도를 나타냈다.

We designed a 500W zero voltage switching DC / DC converter operating at 100Mhz with phase shift topology using UCC3895 driver. The dead time of the UCC3895 driver is designed so that the leading and lagging leg of the full bridge can be driven separately. So, the dead time can be given between the two legs separately. The dead time, which is an asymmetrical relationship between the two legs, enables the implementation of zero voltage switching. This paper proposed a negative feedback circuit design method for stable output voltage. The maximum efficiency of the prototype was 95.5% at $500{\Omega}$ load.

키워드

KCTSAD_2018_v13n6_1177_f0001.png 이미지

그림 1. 위상천이 방식의 풀브리지 컨버터 회로 Fig. 1 A full-bridge converter circuit with phase shift topology 1

KCTSAD_2018_v13n6_1177_f0002.png 이미지

그림 2. 위상변화에 따른 MOSFET의 온, 어프 상태 및 위상의 변화에 따른 1차측 트랜스 양단의 전압과 전류 Fig. 2 The voltage and current at both ends of the primary transformer according to the change of the on/off state and phase of the MOSFET according to the phase change

KCTSAD_2018_v13n6_1177_f0003.png 이미지

그림 3. 풀브리지 회로를 구동하는 UCC3895 드라이버 [www.ti.com/lit/ds/symlink/ucc2895.pdf] Fig. 3 UCC3895 driving full-bridge circuit

KCTSAD_2018_v13n6_1177_f0004.png 이미지

그림 4. 부귀환 회로 Fig. 4 Negative feedback circuit

KCTSAD_2018_v13n6_1177_f0005.png 이미지

그림 5. 주파수에 따른 이득의 변화 Fig. 5 Gain change according to frequency

KCTSAD_2018_v13n6_1177_f0006.png 이미지

그림 6. QA와 QB 및 QC와 QD의 MOSFET 드레인 - 소스 및 게이트 - 소스 간의 출력파형 Fig. 6 Output waveform of drain-source and gate-source between QA, QB and QC와 QD

KCTSAD_2018_v13n6_1177_f0007.png 이미지

그림 7. 출력전압의 크기에 따른 MOSFET 게이트단자의 위상변화를 나타내는 파형 Fig. 7 Waveform at MOSFET’s gate according to the output voltage

KCTSAD_2018_v13n6_1177_f0008.png 이미지

그림 8. 컨버터 효율 Fig. 8 Efficiency of converter

참고문헌

  1. Y. Chai, "Design and Implementation of PRA for a Power Supply of Electrical Vehicle," J. of the Korea Institute of Electronic Communication Science, vol. 11, no. 7, July 2016, pp. 653-658 https://doi.org/10.13067/JKIECS.2016.11.7.653
  2. Y. Chai and W. do, "Development of 2KW Power Bidirectional LDC for Electrical Vehicle," J. of the Korea Institute of Electronic Communication Science, vol. 11, no. 1, Jan. 2016, pp. 65-72. https://doi.org/10.13067/JKIECS.2016.11.1.65
  3. K. Billings and T. Morey, Switchmode Power Supply Handbook. New York: McGraw-Hill, 2011.
  4. K. Lee, "Design and Implementation of a Current Controller for Boost Converters Using a DSP," The Korean Institute of Power Electronics, vol. 17, no. 3, 2012, pp. 259-255. https://doi.org/10.6113/TKPE.2012.17.3.259
  5. W. Do and Y. Chai, "Design of DC-DC converter controller implemented with analog memory," J. of the Korea Institute of Electronic Communication Science, vol. 10, no. 3, 2015, pp. 357-364. https://doi.org/10.13067/JKIECS.2015.10.3.357
  6. Y. Chai and W. do, "Design of DC-DC converter controller implemented with analog memory," J. of the Korea Institute of Electronic Communication Science, vol. 10, no. 3, Mar. 2015, pp. 357-364. https://doi.org/10.13067/JKIECS.2015.10.3.357
  7. Y. Chai and W. do, "Development of a Programmable Multi-Output Adapter," J. of the Korea Institute of Electronic Communication Science, vol. 10, no. 6, June 2015, pp. 699-706. https://doi.org/10.13067/JKIECS.2015.10.6.699
  8. K. Liu and F. Lee, "Zero-voltage switching technique in DC/DC converters," IEEE Trans. Power Electronics, vol. 5, no. 3, July 1990, pp. 293-304, https://doi.org/10.1109/63.56520
  9. N. Golbon and G. Moschopoulos, "PID compensator control scheme of synchronous buck DC-DC converter with ZVS logic circuit," International J. of Research in Engineering and Science(IJRES), vol. 21, no. 8, Aug. 2014, pp. 1-9.
  10. P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design. New York: Oxford University Press, 1987.