

무정전전원장치 병렬운전을 위한 인버터의 출력 위상 동기화 방법

김희주[†], 박종면¹, 오세형¹

Output Phase Synchronization Method of Inverter for Parallel Operation of Uninterruptible Power System

Heui-Joo Kim[†], Jong-Myeon Park¹, and Se-Hyung Oh¹

Abstract

In this paper, we propose the bus/bypass synchronization phase lock loop (B-Sync PLL) method using each phase voltage controller of a parallel UPS inverter. The B-Sync PLL included in each phase voltage control system of parallel UPS inverters has the transient response and the phase synchronization error at grid normal or blackout. The validity of this method is verified by simulation and experiment. As a result, the parallel UPS inverters using the proposed method confirmed that the output phase was continuously synchronized when a grid blackout, improving the transient response characteristics for stable load power supply and equal load sharing.

Key words: Uninterruptible power system, Parallel UPS, Dual synchronization, B-sync PLL(Bus/Bypass Synchronization Phase Lock Loop), Image DQ transformation

1. 서 론

무정전전원장치(UPS, Uninterruptible Power System)는 계통전원 이상 발생 시 비상 발전기 또는 비상용 축전지 등을 이용하여 부하 장비에 안정적인 전원을 공급하기 위해 반드시 필요한 장비이다^[1]. 최근 부하 용량이 점차 커짐에 따라 안정적이고 효율적으로 용량을 증설할 수 있는 병렬 UPS에 대한 요구가 증가하고 있다.

병렬 UPS는 용량 증가의 목적 이외에도 부하 장비에 안정적인 전원을 지속적으로 공급해야 하는 시스템 자체의 신뢰성이 필요하다^[2].

병렬 UPS는 일반적으로 각 시스템 제어기의 측정 오차, 임피던스 불균형, 통신선상의 노이즈 등의 요소에 의해 순환전류가 발생한다^{[3],[4]}.

순환전류는 병렬 UPS에 치명적인 손상을 초래할 수

있기 때문에 정확한 부하분담을 위한 정교한 제어 체계 및 시스템 구현이 필요하다^{[5]-[7]}.

하지만 계통전원의 정전 발생 시 기준위상이 사라지게 되고 프리러닝(Free running) 제어 상태로 전환된다. 이때 병렬 UPS의 시스템별 반응 속도 및 누적오차에 따라 부하 분담의 불균형이 이루어져 각 제어기 사이에는 순환전류가 발생하게 된다.

이러한 문제를 해결하고 안정적인 병렬 UPS를 구성하기 위해 별도의 병렬 시스템 통합 제어반을 추가, 부하 출력 동기화용 출력 변압기의 추가 또는 동기화를 위한 별도의 위상 변압기의 추가 등 여러 방법이 제안되고 있으나 제작비용의 증가와 장비 체적 증가의 단점이 있다^{[8],[9]}.

본 논문에서는 이와 같은 문제점을 해결하기 위해 비통신선 방식으로 구성된 각상 전압 또는 전류 제어기에 계통전원의 상태에 따라 기준 위상을 선택적으로 변경해주는 기준 위상 동기화 기법인 B-Sync PLL (Bypass/Bus Synchronization Phase Lock Loop) 기법을 적용하였다.

B-Sync PLL 기법은 계통의 위상 또는 병렬 UPS 출력 버스의 위상을 선택적으로 입력받아 각 인버터 모듈의 출력 제어 기준 위상으로 동기화하고 출력 전압

Paper number: TKPE-2020-25-3-11

Print ISSN: 1229-2214 Online ISSN: 2288-6281

[†] Corresponding author: nitmare@mpupower.co.kr, Research Institute, Seoul Electric Power System Co., Ltd.
Tel: +82-32-681-8411 Fax: +82-32-681-8415

¹ Research Institute, Seoul Electric Power System Co., Ltd.
Manuscript received Feb. 18, 2020; revised Mar. 17, 2020
accepted Apr. 27, 2020

터는 상호 모듈 출력의 상태와 출력 제어 기준 위상을 계통 전원과 인버터 출력 전원의 위상으로 이중화하고 계통전원의 정전 및 복전 상태에 따라 기준 위상을 선택하여 동기화하는 B-Sync PLL 기법을 적용하였다.

B-Sync PLL 기법을 이용하여 정전 및 복전 상황에서 발생하는 누적 오차로 인한 위상의 동기가 틀어지는 문제를 해결하여 부하분담의 불평형성을 해결할 수 있다.

2.3 B-Sync PLL 기법

B-Sync PLL 기법은 계통전원과 부하 출력 전원을 각각 그룹 제어에 용이한 직류 성분의 값을 갖도록 DQ 변환을 수행한다.

계통 전압의 직류 성분의 값으로 갖는 DQ 좌표계는 식 (1)과 같다.

$$\begin{aligned} V_{grid}^{ds} &= V_R \\ V_{grid}^{qs} &= \frac{1}{\sqrt{3}}(V_S - V_T) \\ V_{grid}^{de} &= V_{grid}^{ds} \cos \theta_x + V_{grid}^{qs} \sin \theta_x \\ V_{grid}^{qe} &= V_{grid}^{qs} \cos \theta_x - V_{grid}^{ds} \sin \theta_x \end{aligned} \quad (1)$$

여기서, V_R , V_S , V_T 는 계통전원 3상 전압, V_{grid}^{ds} , V_{grid}^{qs} 는 계통전원에 대한 α , β 좌표계의 전압이고 V_{grid}^{de} , V_{grid}^{qe} 는 DQ 동적 좌표계의 D, Q축 전압이다.

부하 출력 전압을 직류 성분의 값으로 갖는 DQ 좌표계는 식 (2)와 같다.

$$\begin{aligned} V_{load}^{ds} &= E_{as} \\ V_{load}^{qs} &= \frac{1}{\sqrt{3}}(E_{bs} - E_{cs}) \\ V_{load}^{de} &= V_{load}^{ds} \cos \theta_x + V_{load}^{qs} \sin \theta_x \\ V_{load}^{qe} &= V_{load}^{qs} \cos \theta_x - V_{load}^{ds} \sin \theta_x \end{aligned} \quad (2)$$

여기서, E_{as} , E_{bs} , E_{cs} 는 부하 출력 전원 3상 전압이며 V_{load}^{ds} , V_{load}^{qs} 는 부하 출력 전원에 대한 α , β 좌표계의 전압, V_{load}^{de} , V_{load}^{qe} 는 DQ 동적 좌표계의 D, Q축 전압 값 식 (1)과 식 (2)를 이용하여 인버터 입·출력 전원에 대한 위상각 θ_x 는 식 (3)과 같다.

$$\theta_x = \tan^{-1} \frac{V_x^{ds}}{V_x^{qs}} \quad (3)$$

여기서, θ_x 는 계통전원 위상인 θ_{grid} 와, 부하 출력 전원 위상인 θ_{load} 로 구분된다.

계통전원 및 부하 출력 전원과 인버터 출력 전원 동기 좌표계의 Q축 오차에 대한 $V_{x_c}^{qe}$ 는 식 (4)와 같다.

$$V_{x_c}^{qe} = V_{x_{ref}}^{qe} - V_x^{qe} \quad (4)$$

여기서, $V_{x_{ref}}^{qe}$ 는 Q축의 제어 목표값 이고, V_x^{qe} 는 계통 전원 또는 부하 출력의 전원 Q축 값이다. 이때 V_x 는 계통 전압의 관련항 V_{grid} 와 부하 출력 전압의 관련항 V_{real} 로 구분된다.

계통전원 및 부하 출력 전원과 인버터 출력 전원과의 위상 동기화를 위한 위상 제어 출력 $V_{x_{out}}^{qe}$ 은 식 (5)와 같다.

$$V_{x_{out}}^{qe}(t) = Kp_{pll} V_{x_c}^{qe}(t) + Ki_{pll} \int_0^t V_{x_c}^{qe}(t) dt \quad (5)$$

여기서 Kp_{pll} , Ki_{pll} 는 각각 비례, 적분 제어 이득이다.

계통전원과 인버터 출력 전원을 이중화하기 위상 동기화 기준 좌표계의 각속도 ω_y 와 기준 위상각 θ_y 는 식 (6)과 같다.

$$\begin{aligned} \omega_y &= V_{x_{out}}^{qe} + \omega_{rate} \\ \theta_y &= \int_0^t \omega_y dt * T_{samp} \end{aligned} \quad (6)$$

여기서, ω_{rate} 계통 주파수 각속도, T_{samp} 샘플링 시간이다. 이때 ω_y , θ_y 는 계통 입력 전압의 동기화 기준항 ω_b , θ_b 와 부하 출력 전압의 동기화 기준항 ω_B , θ_B 로 구분된다.

이중화된 동기화 기준 위상각 θ_y 에 구성된 계통전원 위상과 부하 출력 전원 위상의 인버터 출력 전원 동기화를 수행하도록 하는 슬라이딩 모드 제어(SMC, Sliding Mode Control)를 이용한 위상오차 변위 입력을 정규화식 $u(\theta_y)$ 는 식 (7)과 같다.

$$u(\theta_y) = -(k) \operatorname{sgn}(\theta_{y_s}) \quad (7)$$

이때, sgn 을 결정하는 조건식은 식 (8)과 같다.

$$u(\theta_y) = \begin{cases} +k, & \text{if } \theta_{y_s} > 0 \\ -k, & \text{if } \theta_{y_s} < 0 \end{cases} \quad (8)$$

여기서, θ_{y_s} 는 계통전원과 인버터 출력 전원의 위상차 θ_b , 또는 부하 출력 전원과 인버터 출력 전원의 위상차 θ_{B_s} 이며, k 는 주파수 제어 상수, sgn 은 슬라이드 평면에서의 기준 부호를 의미한다.

식 (8)에서 계통전원이 정상인 상태에서의 동기화 위상각 θ_b 에 대하여 계통전원 위상각 θ_{grid} 을 기준으로 하는 인버터 출력 전원 제어 위상각 θ_{sync} 는 식 (9)와 같다.

$$\begin{aligned}
\theta_{b_s} &= \theta_{grid} - \theta_b \\
\theta_b^{SMC} &= \theta_b + \int_0^t k(t) dt, \text{ if } (\theta_{b_s} > k) \\
\theta_b^{SMC} &= \theta_b - \int_0^t k(t) dt, \text{ if } (\theta_{b_s} < k) \\
\theta_{sync} &= \theta_b^{SMC}
\end{aligned} \tag{9}$$

여기서, θ_{grid} 는 계통전원 위상각, θ_b^{SMC} 는 θ_b 를 기준으로 하는 슬라이드 모드 제어 출력이고 θ_{sync} 는 계통전원 입력이 정상일 때 θ_b^{SMC} 를 기준으로 하는 인버터 출력 전원 동기화 추종 위상각이다.

계통전원의 이상 발생 시 인버터 출력 전원 동기화 추종 위상각 θ_{sync} 는 계통전원 동기화 위상각 θ_b 와의 동기화를 끊고 부하 출력 전원 동기화 위상각 θ_B 를 동기화하는 인버터 출력 제어 위상각 θ_{sync} 는 식 (10)과 같다.

$$\begin{aligned}
\theta_{B_s} &= \theta_{load} - \theta_B \\
\theta_B^{SMC} &= \theta_B + \int_0^t k(t) dt, \text{ if } (\theta_{B_s} > k) \\
\theta_B^{SMC} &= \theta_B - \int_0^t k(t) dt, \text{ if } (\theta_{B_s} < k) \\
\theta_{sync} &= \theta_B^{SMC}
\end{aligned} \tag{10}$$

여기서, θ_{load} 는 부하 출력 전원 위상각, θ_B^{SMC} 는 θ_B 를 기준으로 하는 슬라이드 모드 제어 출력이고, θ_{sync} 는 계통전원 입력이 정상일 때 θ_B^{SMC} 를 기준으로 하는 인버터 출력 전원 동기화 추종 위상각이다.

제안한 B-sync PLL 기법으로 식 (9)와 식 (10)을 통해 계산된 θ_{sync} 를 정전 또는 복전 상황에 따라 선택적으로 사용하여 기준 위상 동기화 위치를 변경하고 병렬 모듈 간 계통전원에 관계없이 독립적인 연속 PLL 값을 가질 수 있게 한다.

이를 통하여 각 상 전압 제어기는 동일한 기준위상이 되어 직류 성분의 전류 및 전압 제어를 수행하고 부하 불평형에 대응할 수 있으며 전압 안정도를 개선할 수 있다.

3. 시뮬레이션

제안하는 병렬 UPS 위상 동기화 기법의 검증하기 위해 PSIM 모의실험을 수행하였다. 모의실험 조건은 표 1과 같다.

그림 3은 B-Sync PLL 기법을 이용한 병렬 UPS 인버터의 모의실험 결과이다.

계통전원에 연계 중 임의의 시간에 계통전원을 차단 또는 복구함으로써 정전 또는 복전을 모사하였다.

TABLE I
SYSTEM SPECIFICATION

Parameter	Value	Unit
P_{total}	60	kVA
V_{grid}	380	VAC
f_{in}	60	Hz
$P_{Inv.1 \text{ or } 2}$	30	kVA
V_{DC}	270	VDC
V_{load} (Transformation Ratio)	380 (1 : 1.63)	VAC
Number of Module	2	set





Fig. 3. Simulation results of parallel UPS inverters using B-Sync PLL technique.

500ms에서 V_{grid} 가 정전 상태로 돌입 시 B-Sync PLL 기법에 의해 θ_{sync} 는 이중화된 동기화 위상을 가진 부하 출력 전원 동기화 위상각 θ_B^{SMC} 로 전환된다. 이때 병렬 구성 인버터는 계통 입력 위상이 없는 상태에서도 프리리닝하지 않고 연속적으로 위상 동기화가 이루어지는 것을 확인할 수 있다.


또한 정전 상태에서도 부하에 V_{out1} , V_{out2} 와 같이 안정적인 출력 전압을 연속적으로 출력하고 I_{out1} , I_{out2} 와 같이 불안정한 과도 응답 또는 인버터 간의 위상차가 발생되지 않으며 안정적인 부하 분담이 이루어지는 것을 확인할 수 있다.

700ms에서 V_{grid} 가 복전 되었을 때 B-Sync 기법에 의해 θ_{sync} 는 이중화된 동기화 위상을 가진 계통 입력 전원 동기화 위상각 θ_b^{SMC} 로 전환된다. 이때 계통 입력 전원이 부하 출력 전원과 위상차가 90° 발생하여도 식 (9)와 같이 슬라이딩 모드 제어에 의해 약 420ms 동안 인버터 모듈의 전원은 계통전원과 PLL을 진행하며 부하에 안정적인 출력을 공급하는 것을 볼 수 있다.

이와 같이 B-Sync 기법을 적용한 각 인버터 모듈은 계통 전원의 상태와 관계없이 동일한 위상을 가지며, 균일한 부하를 분담하는 것을 확인할 수 있다.



(a)



(b)

Fig. 4. Simulation result of any parallel UPS inverter breakdown. (a) Grid normal and any UPS inverter breakdown, (b) Grid abnormal and any UPS inverter breakdown.

그림 4는 계통전원의 상태에 따라 한 개의 인버터 모듈의 고장 상태를 모의실험 한 결과이다. 모의실험 환경에서 각 모듈의 인버터 출력 측에 절체 스위치가 존재하지 않아 인버터의 고장 상태는 출력 전류로 확인할 수 있다.

그림 4(a)는 계통전원이 정상일 때 2번 인버터에 이상이 발생한 상태이다. 각 모듈의 출력이 연결되어있어 출력 파형은 지속적으로 출력되지만 이상이 발생한 시점에서 과도가 발생한다. 과도 응답 시간은 1.85ms이다.

그림 4(b)는 정전 시 인버터에 이상이 발생한 상태이며 과도 응답 시간은 1.87ms이다. 인버터 모듈의 상태 이상은 계통전원과 관계없이 일정한 과도 응답 특성을 갖는 것을 볼 수 있다.

또한 출력 전류의 그림을 보면 한 개의 인버터 모듈의 이상 발생 시 균등하게 분담되어 있던 전류가 정상 상태의 인버터에 모두 부담되어 출력 전류 파형의 크기가 2배 증가하는 것을 볼 수 있다.

4. 실험

제한한 알고리즘을 실험적으로 검증하기 위해 모의실험과 동일한 조건의 사양을 갖는 3상 30 kVA UPS 2대를 병렬로 연결하였다.



Fig. 5. Testing environment of parallel UPS.




Fig. 6. Output of parallel UPS at grid normal and inverter normal.






Fig. 7. Output of parallel UPS inverters at grid abnormal



그림 6과 같이 모의실험 조건과 동일하게 상황을 모사하였으며, 모의실험 환경에 스택 스위치를 추가하여 시험을 진행하였다. 계통전압의 출력 파형은 1:1 비율로 측정하였으며, 각 UPS의 출력 파형은 520:1의 비율로 측정하였다.

그림 6은 계통전원의 상태에 따른 각 UPS의 출력파형을 나타낸 것이다. 계통전원이 정상상태일 때 바이패스 전원에 출력 전압의 위상과 크기를 동기화하여 각 UPS는 동일한 출력 전압과 위상을 갖는 것을 볼 수 있다.

그림 7은 계통전원의 이상 발생 시 UPS 인버터의 출력을 나타낸 그래프이다. 정전 상태 돌입 시 각 인버터의



(a)



(b)

Fig. 8. Output of any parallel UPS inverter breakdown at each grid status. (a) Vout_2 breakdown at grid normal, (b) Vout_2 breakdown at grid abnormal.




Fig. 9. Output current of parallel UPS at grid abnormal.

출력 전압은 과도 상태 없이 정상적으로 출력되는 것을 볼 수 있다.

그림 8은 계통전원의 상태에 따라 인버터 모듈의 동작 상태를 나타낸 그래프이다.

그림 8(a)는 계통전원이 정상 상태일 때 임의의 인버터 모듈에 이상이 발생한 상태이고 그림 8(b)는 계통전원이 정전 상태일 때 임의의 인버터 모듈에 이상이 발생한 상태이다.

두 경우 모두 임의의 인버터 이상 발생 시에도 정상 상태의 인버터 모듈이 부하에 안정적으로 전원을 공급하는 것을 볼 수 있다.

그림 9는 각 인버터 모듈의 부하 전류를 나타낸 그래프이다. 인버터들이 정상일 때 전류를 균일하게 분담하는 것을 볼 수 있으며, 임의의 인버터 모듈의 고장 발생 시 정상 상태의 인버터 모듈이 모든 부하를 부담하는 것을 볼 수 있다.

5. 결 론

본 논문에서는 병렬 UPS의 안정적인 출력 전원을 갖기 위해 계통전원의 상태에 따라 기준 위상을 변경하는 기준 위상 동기화 기법인 B-Sync PLL 기법을 제안하였다.

이 기법의 타당성을 입증하기 위해 PSIM을 이용한 모의실험과 30 KVA 병렬 UPS 시제품으로 실험하였다.

그 결과 계통전원의 정전 및 복전 상황에서 출력 전원에 대한 불안정한 과도응답 특성 발생하지 않는 것을 볼 수 있었다. 또한 지속적인 정전 상태에서도 각 인버터 모듈의 출력 위상이 동일하게 나타나며, 각 인버터 모듈 사이에 안정적이고 균일한 부하분담이 가능함을 입증하였다.

References

- [1] M. M. Ramadan and M. A. Koutb, "Power sharing method based on droop control for three-phase UPS systems," in *Industrial Electronics Society, IECON 2017 -43rd Annual Conference of the IEEE, Beijing, China*, Oct. 2017.
- [2] M. M. Ramadan and A. M. Koutb, "Droop control for parallel-connected three-phase UPS units with different ratings," *Menoufia Journal of Electronic Engineering Research*, Vol. 29, No. 1, pp. 13-20, Mar. 2019.
- [3] H. Han, X. Hou, J. Yang, J. Wu, M. Su, and J. M. Guerrero, "Review of power sharing control strategies for islanding operation of AC microgrids," *IEEE Transactions on Smart Grid*, Vol. 7, No. 1, pp. 200-215, Jan. 2016.
- [4] S. Tolani and P. Sensarma, "An instantaneous average current sharing scheme for parallel UPS modules," *IEEE Transactions on Industrial Electronics*, Vol. 64, No. 12, pp. 9210-9220, Dec. 2017.
- [5] Y. W. Li and C. N. Kao, "An accurate power control strategy for power-electronics-interfaced distributed generation units operation in a low voltage multibus microgrid," *IEEE Trans. on Power Electron*, Vol. 24, No. 12, pp. 2977-2988, Dec. 2009.

- [6] S. Y. Shin, S. W. Kang, J. H. Im, and R. Y. Kim, "Circulating current reduction method using high frequency voltage compensation in asynchronous carriers for modular scalable inverter system," *The Transactions of the Korean Institute of Power Electronics*, Vol. 24, No. 2, pp. 71-77, Apr. 2019.
- [7] C. L. Chen, Y. Wang, J. S. Lai, Y. S. Lee, and D. Martin, "Design of parallel inverters for smooth mode transfer microgrid applications," *IEEE TRansactions On Power Electronics*, Vol. 25, No. 1, pp. 6-15, Jan. 2010.
- [8] J. W. Dixon and B. T. Ooi, "Series and parallel operation of hysteresis current-controlled PWM rectifiers," *IEEE Trans. Ind. Applicat.*, Vol. 25, pp. 644-651, Aug. 1989.
- [9] D. Shin, J. P. Lee, D. W. Yoo, and H. J. Kim, "Stability improvement of interleaved voltage source inverters employing coupled inductors for grid-connected applications," *IEEE Trans. Ind. Electron.*, Vol. 62, No. 10, pp. 6014-6023, Oct. 2015.



김희주(金熙柱)

1984년 10월 29일생. 2010년 한서대 항공전자 시뮬레이션학과 졸업. 2012년 한국항공대 항공전자공학과 졸업(석사). 2012년~2017년 퍼스텍(주) 미래전략사업부 책임연구원. 2017년~현재 (주)서울전원시스템 기업부설연구소 차장.



박종면(朴鍾勉)

1984년 1월 30일생. 2010년 한국항공대 항공전자공학과 졸업. 2012년 동 대학원 항공전자공학과 졸업(석사). 2017년 동 대학원 항공전자공학과 졸업(공학박). 2017년~현재 (주)서울전원시스템 기업부설연구소 차장.



오세형(吳世炯)

1991년 10월 7일생. 2017년 경남대 전자공학과 졸업. 2019년~현재 (주)서울전원시스템 기업부설연구소 사원.