정보화시대가 도래함에 따라 기존의 종이문서 관리방식이 전자문서 관리방식으로 변하고 많은 응용 프로그램들이 인트라넷 기술을 사용하여 업무 효율을 높이고 있다. 본 논문은 인트라넷 환경에서 전자문서관리시스템의 설계 및 구현에 관한 것으로 사용자 및 일반관리자 시스템은 Internet Explorer 4.0을 기반으로 구현하여 하드웨어 특성에 따라 영향을 받던 클라이언트 시스템의 문제점을 해결하였다. 별도의 디바이스 드라이버가 필요한 스캔 스테이션과 전자문서관리시스템 서버는 TCP/IP를 통한 클라이언트/서버 시스템으로 구현하였다. 대용량의 데이터를 저장하는 주크박스는 표준 SCSI-ll를 지원하는 API를 구현하고 GUI는 Motif를 이용하여 구현함으로서 호환성과 편리성을 높였다.

본 연구에서는 시뮬레이션 효율을 향상시킨 시뮬레이션 기반의 아날로그 셀 합성기법을 제안한다. 아날로그 셀을 계층적으로 합성하기 위하여 시뮬레이션 기반으로 전류미러, 차동입력단 등 각각의 부회로(sub circuit) 생성기들을 개발하였다. 이 부회로 생성기들을 모듈화 시키고 계층화시킴으로써 OTA(operational transconductance amplifier)나 2단(2-stage) OP-AMP, 비교기(comparator)등 일반적인 아날로그 셀들의 합성을 위하여 사용될 수 있게 하였다. 시뮬레이션 기반의 합성 시간을 줄이기 위하여 2단계 탐색 기법 (2-stage searching scheme)과 시뮬레이션 데이터 재사용기법(simulation data reusing scheme)을 제안하여 적용하였다 아날로그 셀(OTA) 합성 시 301.05sec에서 56.52sec로 최고 81.2%의 합성 시간을 줄이므로 시뮬레이션 기반의 회로 합성시 긴 합성시간의 문제를 해결하였다. 개발한 합성기는 SPICE의 모델 파라미터외에 추가적인 물리적 파라미터들을 필요로 하지 않으며 공정이나 SPICE 모델 레벨(level)에 독립적이기 때문에 새로운 공정에 적용할 때 필요한 준비 시간이 최소화되었다. 본 논문에서는 OTA와 2단 OP-AMP를 각각 합성하여 제안하는 합성기법의 유용성을 입증하였다.

본 논문에서는 ASIC 설계 회로를 빠른 시간 내에 구현 및 검증할 수 있는 에뮬레이션 시스템 ACE(ASIC Emulator)를 제안한다 ACE는 EDIF 번역기, 라이브러리 변환기, 기술 맵퍼, 회로 분할기, LDF 생성기를 포함하는 에뮬레이션 소프트웨어와 에뮬레이션 보드, 논리 분석기를 포함하는 에뮬레이션 하드웨어로 구성된다. 기술 맵퍼는 회로 분할과 논리 함수식 추출, 논리 함수의 최소화, 논리 함수식의 그룹핑의 세 과정으로 이루어지며, 같은 기본 논리 블록에 할당되는 출력의 적항과 변수들을 많이 공유하게 하여 기본 논리 블록 수와 최대 레벨 수를 최소화한다. 에뮬레이션 보드의 배선 구조와 FPGA 칩이 갖는 제한 조건들을 만족시키면서 서로 다른 칩 사이에 연결된 신호선 뿐만 아니라 서로 다른 그룹 사이에 연결된 신호선 수의 최소화를 목적 함수로 하는 새로운 회로 분할 알고리듬을 제안한다 여러 FPGA 칩으로 구성된 에뮬레이션 보드는 완전 그래프와 부분 그래프를 결합한 새로운 배선 구조로 회로의 크기에 관계없이 칩 사이의 지연 시간을 최소화하도록 설계하였다. 논리 분석기를 이용하여 구현된 회로에서 검증을 원하는 내부신호에 대한 파형을 PC의 모니터로부터 관측할 수 있다. 제안한 에뮬레이션 시스템의 성능을 평가하기 위하여 상용 회로중 하나인 화면4분할기 회로를 에뮬레이션 보드상에 설계하여 동작 시간과 기능을 확인한 결과, 14.3MHz의 실시간 동작과 함께 기능이 완전함을 확인할 수 있었다.

본 논문은 조합 논리회로에서의 시험 불가능한 결함(untestable faults)을 확인하는 새로운 알고리즘 RICP(Redundancy Identification using Critical-pair Paths)를 제시한다. 조합 논리회로에서의 시험 불가능 결합은 회로의 과잉(redundancy)에 의해서 발생한다. 회로의 과잉은 팬 아웃 스템(fanout stem)과 재결집 게이트(reconvergent gate)의 영역을 분석함으로서 찾을 수 있다. 시험 불가능한 결함들은 임계 경로의 확장된 개념인 임계-쌍 경로를 이용하여 스템 영역을 분석함으로써 확인되어진다. RICP 알고리즘이 FIRE(Fault Independent REdundancy identification) 알고리즘보다 효율적이라는 것을 보여준다. ISCAS85 벤치마크 테스트 회로에 대한 두 알고리즘의 실험 결과를 비교하였다

본 논문에서는 광대역 CDMA 무선 가입자망 시스템에서 초기 동기획득을 위한 단말기용 고속 탐색기의 새로운 하드웨어 구조를 제안한다. 제안된 고속 탐색기는 이중 적분 직렬 동기 획득 알고리즘을 사용하였고, 고속의 동기 획득을 위해 N개의 능동 상관기로 구성되었다. N개의 능동 상관기는 하드웨어 복잡도의 증가를 줄이기 위해서 하나의 에너지 계산기를 순차적으로 사용하는 파이프라인 기법으로 설계되었다. 제안된 무선 가입자망 시스템 단말기용 고속 탐색기는 광대역 무선 가입자망 규격에 맞게 VHDL로 설계되었고, JTC Wideband 채널 환경에서 검증되었다. 제안된 고속 탐색기의 평균 동기획득 시간은 상관기를 16개 사용하였을 때, 단말기가 처음 설치된 경우는 약 40초이었고, 단말기가 고정된 경우는 약 0.16초였다. 검증된 고속 탐색기는 LG의 0.6㎛ 라이브러리를 이용하여 게이트 수준으로 합성되었고, 합성된 탐색기의 게이트 수는 상관기가 16개 일 때 15.8K였다.

본 논문에서는 비동기 논리 회로 합성을 위해서 신호천이 그래프 상에서 직접 펑션 해저드를 제거하고 신호선의 추가에 따른 면적의 오버헤드를 최소화하는 새로운 알고리듬을 제안한다. 기존의 펑션 해저드 제거방법은 신호선 사이의 전이 관계를 나타내는 신호천이 그래프로부터 상태를 할당하여 얻어지는 상태 그래프를 이용하였다. 이 방법은 해저드의 제거를 위해 동기 시스템에서 사용하는 방법을 그대로 적용할 수 있으나, 상태 그래프의 구성과 조작에 많은 시간이 소요되는 단점이 있다. 이에 따라 신호천이 그래프를 직접 이용하는 방법이 제시되었으나 해저드의 제거에 따른 면적의 오버헤드는 고려되지 않았다. 본 논문에서는 신호천이 그래프로부터 직접 해저드를 제거함으로써 기존의 상태 그래프를 이용하는 방법에 비해 계산량을 줄이고, 추가되는 신호를 구현하기 위한 논리회로의 크기는 최소항과 적항의 개수를 조절하여 최소화하였다. 제안하는 알고리듬을 벤치마크 데이터로 실험한 결과 면적의 오버헤드가 평균 15%이상 감소함을 확인하였다.

본 논문은 그래픽 프로세서(Graphic Coprocessor: GCP)의 설계 및 구현에 대해 기술한다. 설계된 그래픽 프로세서는 멀티미디어 서버용 프로세서의 그래픽 전용 프로세서로 사용 가능하다. GCP 명령어 집합은 멀티미디어 데이타의 병렬성을 이용하기 쉬운 SIMD 및 Superscalar 등의 병렬 아키텍쳐 개념을 적용하여 설계하였다. 설계된 GCP는 4개의 주 프로세서에 의해 공유되는 형태이며 공유에 따른 명령어의 병목현상을 해결하기 위한 스케줄러와 연산을 위한 4개의 기능 유니트를 내장하고 있다. 최대 4개 명령어의 동시 수행이 가능한 GCP는 Verilog HDL로 모델링하고 논리 합성하였다 약 56,000개의 게이트로 구성되는 GCP는 SOG 라이브러리의 제약으로 인하여 30 ㎒로 동작하며 CIF 영상 규격에 대해 초당 63 프레임의 DCT 연산 및 초당 21 프레임의 FBMA 연산을 수행 할 수 있다.

이 논문에서는 잘 알려진 N-P complete 문제인 TSP를 풀수 있는 통계적 홉필드 신경망의 일반화된 모델을 제안한다. 정규화를 통한 형태의 목적함수를 가진 반 덴 바우트의 방법은 필요한 외란 효과를 다 고려하지 않은 심각한 단점이 있다. 제안된 모델에서는 향상된 목적함수가 사용되었고 반 덴 바우트가 고려한 2가지와 박찬익이 더 고려한 1가지를 포함하는 5가지의 외란 효과와 외란 효과들의 비를 이용하는 방법을 제안한다. 임의로 만든 10개 도시의 시뮬레이션을 통해 제안한 모델이 100가지의 경우에서 90가지가 최적이나 거의 최적에 도달함을 보여준다. (오차 5% 이내로) 30개와 50개 도시의 큰 규모의 TSP에 대해 좋은 결과를 얻었다.

고품질의 서비스를 보장할 수 있는 멀티미디어 응용 소프트웨어를 효과적으로 개발하기 위해서는 연속 미디어의 동기화뿐만 아니라 비연속 미디어를 포함하는 동기화를 표현할 수 있는 멀티미디어 동기화 모델이 요구된다. 본 논문에서는 사용자의 이벤트 발생에 의해서 변화되는 동적 키 매체라는 특별한 객체 제어기를 갖게 된다. 이러한 이벤트는 발생시간과 주기를 예측할 수 없는 미디어가 된다. 이벤트 발생은 오디오뿐만 아니라 텍스트, 이미지도 키 매체로 선택하여 수행하는 역할을 한다 객체 제어기는 다음 전이에 정보를 전달하는 역할을 한다. 제안한 모델은 최대 허용 지터값과 최대 허용 스큐값을 재생시간에 포함하여 재생률을 향상시켰고, 시뮬레이션을 통해 제시한 방법의 타당성을 검증하였다.