본 논문에서는 대수 이론과 관련된 일반화된 치환 행렬로부터 저밀도 부호의 명시적 구성을 고찰하였으며, 순환공식과 치환행렬에 관한 재킷 역 블록 행렬을 설계하였다. 설계 결과로부터 제안 기법은 저밀도 부호를 얻기 위한 간단하며, 고속화된 기법임을 알 수 있다. 또한, $\pi$-회전 LDPC(low density parity check) 부호와 같은 구조화 LDPC 부호 역시 저밀도 재킷 역 블록 행렬임을 증명하였다.

본 논문은 스크램블링(Scrambling), 길쌈부호화(Convolutional Encoding), 펑처링(Puncturing), 인터리빙(Interleaving) 등과 같은 연산에 공통적으로 필요한 비트 조작(Bit Manipulation)을 효율적으로 지원하기 위한 비트 조작 연산 가속기를 제안한다. 기존의 DSP는 곱셈 및 가산 연산을 기본으로 연산기가 구성되어 있으며 워드 단위로 동작을 함으로 비트 조작 연산의 경우 비효율적인 연산을 수행할 수밖에 없다. 그러나 제안한 가속기는 비트 조작 연산을 다수의 데이터에 대해 병렬 쉬프트와 XOR 연산, 비트 추출 및 삽입 연산을 효율적으로 수행할 수 있다. 제안한 가속기는 VHDL로 구현 하여 삼성 $0.18\mu m$ 표준 셀 라이브러리를 이용하여 합성하였으며 가속기의 게이트 수는 1,700개에 불과하다. 제안한 가속기를 통해 스크램블링, 길쌈부호화, 인터리빙을 수행시 기존의 DSP에 비해 $40\~80\%$의 연산 사이클의 절감이 가능하였다.

본 논문에서는 Blind 채널 등화를 위한 error feedback 필터를 갖는 Decision Feedback Equalizer(DFE) 구조의 등화기를 설계하였다. 제안하는 등화기는 Least Mean Square(LMS) 알고리즘과 Multi-Modulus Agorithm(MMA)을 이용하였으며 64/256 QAM을 위해 설계되었다. 기존의 MMA 등화기는 두개의 transversal 필터를 이용하거나 feedforward와 feedback 필터를 이용하는 반면에 제안하는 등화기는 feedforward와 feedback 그리고 error feedback 필터를 사용하여 채널 적응 성능을 향상시켰으며 탭 수를 감소시켰다. 제안하는 구조는 $SPW^{TM}$ 툴을 이용 시뮬레이션을 수행하여 성능을 개선시킬 수 있었다. 그리고 VHDL을 이용해 시뮬레이션을 수행하였으며 논리 합성은 0.25um 셀 라이브러리를 이용하였다. 설계한 등화기는 약 19만 게이트 수와 15MHz의 동작속도를 보였다 또한 FPGA 칩을 내장한 이뮬레이션 보드를 사용하여 성능 검증을 수행하였다.

의도적 간섭신호가 존재하는 환경에서 효과적 통신을 위한 방식으로 주파수 도약 시스템이 오랫동안 사용되었으나, 간섭이 존재하는 대역내의 데이터 손실을 보상하기 위해 수행이득을 높이는 데에는 한계가 있다. 이와 같은 문제는 주파수 도약 시스템에 빔형성기를 적용함으로서 개선할 수 있다. 본 논문에서는 주파수 도약 시스템에 빔형성 기법을 적용하기 위해 주파수 도약에 따른 가중치 벡터의 위상 차이를 보상하는 방법과 연산량이 적으면서도 간섭 신호를 효과적으로 제거할 수 있는 투영 행렬 빔형성 기법을 제시하였다. 즉, 주파수 도약 시스템의 특성을 이용하여 재밍이 존재하지 않는 프레임으로부터 고유치 해석을 통한 지향 벡터를 구하고, 이를 기반으로 투영 행렬을 생성하여 간섭신호가 존재하는 수신 공분산 행렬에서 이를 제거함으로서 최적해인 SINR 빔형성기에 근접한 성능을 나타내었다.

본 논문은 DS/CDMA 신호 환경에서 동작하는 배열 안테나 시스템에서 다이버시티 이득을 이용하여 동기 성능을 향상시키는 탐색기를 제안한다. 제안한 PN 동기 검출 방법은, 대부분의 CDMA 기반 신호 환경에서 각 안테나 소자에 유기되는 간섭자의 실수-부 성분과 허수-부 성분이 서로 독립적인 가우시안 채널로 모델링할 수 있다는 사실에 근거를 둔다. 제안한 PN 동기 검출 방법은, 모든 PN 위상 오프셋에서 동기 에너지 값을 구하기 위해, 다수의 수신 신호를 안테나 별로 수신기의 PN과 독립적으로 코릴레이션하여 non-코히런트하게 선형 결합하는 단계인 검색 (searching) 단계와 구한 동기 에너지 값을 락-검출기에서 설정한 최적 기준값과 비교하여 동기 성공 여부를 판단하는 증명 (verification) 단계로 이루어진 single-dwell 방식이다. 본 논문에서는 평균 PN 동기 획득 시간 (Mean Acquisition Time)을 결정짓는 중요한 요소인 다이버시티 이득의 영향에 대해서 분석한다 일반적으로, 평균 PN 동기 획득 시간은 배열 안테나 소자의 수가 증가할수록 감소한다고 알려져 있다. 그러나, 다이버시티 차수 증가에 의한 PN 동기 획득 성능 개선은 포화된다. 따라서, 배열 안테나 수신기에서는 수신기의 동작 SNR 범위와 목표 검출 확률 $P_D$ 및 오-경보 확률 $P_{FA}$를 고려하여, 평균 PN 동기 획득 시간을 최소화하기 위한 최적의 배열 안테나 설계가 필요하다. 제안한 PN 동기 검출 방법의 성능은 주파수 선택적 레일레이 페이딩 채널에서 분석하였으며, 기존 단일 안테나에서의 PN 동기 획득 방법보다 우수함을 검출 확률 $P_D$ 및 오-경보 확률 $P_{FA}$항목에서 검증하였다.

본 논문에서는 마이크로스트립 개방선로와 선형공진기에 대해서 라인의 측방향 전역함수를 이용하여 모멘트법으로 해석하였다. 마이크로스트립 라인의 기판의 유전율 두께와 라인을 폭을 포함하는 측방향의 상관함수를 유도하였다. 제안된 방법을 검증하기 위하여 몇가지의 수치해석 예제에 대하여 제안 방법과 다른 방법에 대하여 해석하여 그 결과를 비교하였다 이 방식이 기존의 방법에 대해서 보다 더 정확한 결과를 얻을 수 있음이 관측되었다.

본 논문은 새로운 형태의 코프래너 급전형 이중 주파수 안테나 구조로서 단순한 두 개의 모노폴 안테나를 접합시켜 구성한 이중 주파수 모노폴 안테나를 제시한다. 각 공진 주파수는 각각의 모노폴 길이에 의해 결정되며 보다 긴 길이의 모노폴이 첫 번째 낮은 주파수의 공진 모드를, 짧은 길이의 모노폴이 두 번째 높은 주파수의 공진 모드를 형성한다. 임피던스 정합을 일으키는 방법은 CPW 공급선로를 이루는 접지 평면과 모노폴 사이의 간격에 의한 기생적인 신호결합 효과를 이용하였다 시뮬레이션을 통하여 설계된 안테나의 규격을 따라 제작된 안테나는 두 개의 공진 주파수가 약 6.25[GHz]와 23.5[GHz]에서 일어났으며, 두 주파수 사이의 간격이 $370\;%$ 이상인 이중 주파수 모노폴 안테나였으며 VSWR=2 임피던스 대역폭은 각각 $35.2\%,\;41.3\%$로 나타났다. 제안된 안테나 구조은 단순한 모노폴 안테나 구조들을 결합하여 넓게 떨어진 두 주파수 대역에서 동작하게 하며 RF 집적회로를 위한 안테나 구성을 가능하게 하였다.