• 제목/요약/키워드: 24-bit

검색결과 444건 처리시간 0.023초

Division-by-Convergence 방식을 사용하는 24-비트 부동소수점 제산기에 대한 OpenGL 정확도의 대수적 검증 (Algebraic Accuracy Verification for Division-by-Convergence based 24-bit Floating-point Divider Complying with OpenGL)

  • 유세훈;이정우;김기철
    • 전기전자학회논문지
    • /
    • 제17권3호
    • /
    • pp.346-351
    • /
    • 2013
  • 모바일 시스템에서는 비용 및 전력 효율이 중요하기 때문에 부동소수점 연산기 개발 시 32-비트 데이터 형식대신 24-비트 데이터 형식을 사용하는 것이 좋다. 하지만 24-비트 데이터 형식을 사용할 경우 32-비트 데이터 형식에 비해 연산기의 정확도가 낮아질 수 있다. 3D 그래픽과 같이 연속적인 부동소수점 연산 처리가 많이 요구될 경우 연산기의 정확도에 대한 논의와 검증이 중요하다. 나눗셈은 3D 그래픽에 사용되는 연산 중 OpenGL에서 규정한 정확도를 만족하기 가장 어려운 연산 중 하나이다. 현재까지 OpenGL에서 규정한 정확도를 만족하는 것이 대수적으로 검증된 24-비트 부동소수점 제산기는 알려진 바가 없다. 본 논문에서는 24-비트 부동소수점 제산기를 분석하고, OpenGL ES 3.0에서 규정한 $10^{-5}$의 정확도를 만족함을 대수적으로 검증한다.

2차 델타 시그마 변조기법을 이용한 고 정밀 및 고 안정 디지털 전자석 전원 장치에 관한 연구 (A Study on High Precision and High Stability Digital Magnet Power Supply Using Second Order Delta-Sigma modulation)

  • 김금수;장길진;김동희
    • 조명전기설비학회논문지
    • /
    • 제29권3호
    • /
    • pp.69-80
    • /
    • 2015
  • This paper is writing about developing magnet power supply. It is very important for power supply to obtain output current in high precision and high stability. As a switching noise and a power noise are the cause of disrupting the stability of output current, to remove these at the front end, low pass filter with 300Hz cutoff frequency is designed and placed. And also to minimize switching noise of the current into magnet and to stop abrupt fluctuations, output filter should be designed, when doing this, we design it by considering load has high value inductance. As power supply demands the stability of less than 5ppm, high precision 24bit(300nV/bit) analog digital converter is needed. As resolving power of 24bit(300nV/bit) analog digital converter is high, it is also very important to design the input stage of analog digital converter. To remove input noise, 4th order low pass filter is composed. Due to the limitation of clock, to minimize quantization error between 15bit DPWM and output of ADC having 24bit resolving power, ${\Sigma}-{\Delta}$ modulation is used and bit contracted DPWM is constituted. And before implementing, to maximize efficiency, simulink is used.

3차원 그래픽의 트랜스포메이션을 위한 24-bit 부동 소수점 MAC 연산기의 설계 (A Design of 24-bit Floating Point MAC Unit for Transformation of 3D Graphics)

  • 이정우;김우진;김기철
    • 대한임베디드공학회논문지
    • /
    • 제4권1호
    • /
    • pp.1-8
    • /
    • 2009
  • This paper proposes a 24-bit floating point multiply and accumulate(MAC) unit that can be used in geometry transformation process in 3D graphics. The MAC unit is composed of floating point multiplier and floating point accumulator. When separate multiplier and accumulator are used, matrix calculation, used in the transformation process, can't use continuous accumulation values. In the proposed MAC unit the accumulator can get continuous input from the multiplier and the calculation time is reduced. The MAC unit uses about 4,300 gates and can be operated at 150 MHz frequency.

  • PDF

모바일 3차원 그래픽 연산을 위한 제곱근 및 역제곱근 연산기 구조 및 설계 (Design of Square Root and Inverse Square Root Arithmetic Units for Mobile 3D Graphic Processing)

  • 이찬호
    • 대한전자공학회논문지SD
    • /
    • 제46권3호
    • /
    • pp.20-25
    • /
    • 2009
  • 본 논문에서는 모바일 환경 기반의 3차원 그래픽 연산을 위한 조명처리 엔진 및 쉐이더 프로세서에 사용 가능한 제곱근과 역제곱근 연산기의 구조를 제안한다. 제안하는 구조는 Taylor 전개식을 기반으로 하여 참조 테이블 및 보정 유닛으로 구성되어 있어 참조 테이블의 크기를 줄였다. 연산 결과는 IEEE-754 표준의 단정도 32 bit 부동소수점 형식과 모바일 환경을 위하여 이를 축소한 24 bit 부동소수점 형식에 대해 OpenGL 1.x ES 에서 요구하는 $10^{-5}$의 정확도를 거의 만족한다. 제안된 구조에 따라 설계된 제곱근 및 역제곱근 연산기는 Verilog-HDL을 사용하여 설계되었으며 파라미터 변경을 통하여 24 bit와 32 bit 연산이 가능하도록 합성이 가능하고 1사이클의 잠복기를 갖는다. 설계된 연산기들의 동작은 FPGA를 이용한 검증시스템을 통하여 검증하였다.

색 및 패턴 정보 다중화를 이용한 칼라 QR코드의 비트 인식률 개선 (Improvement of Bit Recognition Rate for Color QR Codes By Multiplexing Color and Pattern Information)

  • 김진수
    • 한국멀티미디어학회논문지
    • /
    • 제24권8호
    • /
    • pp.1012-1019
    • /
    • 2021
  • Currently, since the black-white QR (Quick Response) codes have limited storage capacity, color QR codes have been actively being studied. By multiplexing 3 colors, the color QR codes can allow the code capacity to be increased by three times, however, the color multiplexing brings about the possibility of crosstalk and noises in the acquisition process of the final image, incurring the decrease of bit-recognition rate. In order to improve the bit recognition rate, while keeping the storage capacity high, this paper proposes a new type of color QR code which uses the pattern information as well as the color information, and then analyzes how to increase the bit recognition rate. For this aim, the paper presents an efficient system which extracts embedded information from color QR code and then, through practical experiments, it is shown that the proposed color QR codes improves the bit recognition rate and are useful for commercial applications, compared to the conventional color codes.

가변길이 명령어 모드를 갖는 Embedded Microprocessor의 설계 (A Design of an Embedded Microprocessor with Variable Length Instruction Mode)

  • 박기현;오민석;이광엽;한진호;김영수;배영환;조한진
    • 대한전자공학회논문지SD
    • /
    • 제41권4호
    • /
    • pp.83-90
    • /
    • 2004
  • 본 논문은 메모리 크기의 제약을 많이 받는 내장형 마이크로프로세서의 문제를 해결하기 위해 32-bit 명령어와 24-bit, 16-bit 명령어를 혼합 사용하여 3가지 명령어 모드를 갖는 새로운 명령어 셋(X32V ISA)을 제안하였으며, 이를 기반으로 32-bit 5 stage pipeline RISC 마이크로프로세서를 설계하였다. 이를 검증하기 위해서 X32V ISA 전용 시뮬레이터를 이용하여 멀티미디어 프로그램의 프로그램 코드 사이즈를 산출하였다. 그 결과로 Light mode와 Ultra light mode는 Default mode에 비해 각각 최소 8%, 27%의 프로그램 코드 사이즈 감소를 확인하였으며, Xilinx FPGA를 이용하여 33MHz 동작 환경에서 X32V ISA의 모든 명령어 수행을 검증하였다.

WSN을 위한 128비트 확장된 데이터 블록을 갖는 고성능 HIGHT 설계 (High Performance HIGHT Design with Extended 128-bit Data Block Length for WSN)

  • 김승열;이제훈
    • 센서학회지
    • /
    • 제24권2호
    • /
    • pp.124-130
    • /
    • 2015
  • This paper presents a high performance HIGHT processor that can be applicable for CCM mode. In fact, HIGHT algorithm is a 64-bit block cipher. However, the proposed HIGHT extends the basic block length to 128-bit. The proposed HIGHT is operated as 128-bit block cipher and it can treat 128-bit block at once. Thus, it can be applicable for the various WSN applications that need fast and ultralight 128-bit block cipher, in particular, to be operated in CCM mode. In addition, the proposed HIGHT processor shares the common logics such as 128-bit key scheduler and control logics during encryption and decryption to reduce the area overhead caused by the extension of data block length. From the simulation results, the circuit area and power consumption of the proposed HIGHT are increases as 40% and 64% compared to the conventional 64-bit counterpart. However, the throughput of the proposed HIGHT can be up to two times as fast. Consequently, the proposed HIGHT is useful for USN and handheld devices based on battery as well as RFID tag the size of circuit is less than 5,000 gates.

비트라인 트래킹을 위한 replica 기술에 관한 연구 (Replica Technique regarding research for Bit-Line tracking)

  • 오세혁;정한울;정성욱
    • 전기전자학회논문지
    • /
    • 제20권2호
    • /
    • pp.167-170
    • /
    • 2016
  • 정적 램의 비트라인을 정밀하게 추적하는 감지증폭기의 enable 신호를 만들기 위해 replica bit-line 기술 (RBL)이 사용된다. 하지만, 공정으로 인한 문턱전압의 변화는 replica bit-line 회로에 흐르는 전류를 변화시키고 이는 감지증폭기의 enable 신호 생성 시간 ($T_{SAE}$)을 변화시키며, 결과적으로는 읽기 동작을 불안정하게 한다. 본 논문에서는 conventional replica bit-line delay ($RBL_{conv}$)구조 및 $T_{SAE}$ 변화를 감소시킬 수 있는 개선 구조인 dual replica bit-line delay (DRBD)구조와 multi-stage dual replica bit-line delay(MDRBD)구조를 소개하고, 14nm FinFET 공정, 동작전압 0.6V에서 각 기술들에 대한 읽기 성공률이 $6{\sigma}$를 만족하는 최대 on-cell 개수를 simulation을 통해 찾고 이때 각 구조에 대한 performance와 에너지를 비교했다. 그 결과, $RBL_{conv}$ 대비 DRBD와 MDRBD의 performance는 각각 24.4%와 48.3% 저하되고 에너지 소모는 각각 8%와 32.4% 감소된 것을 관찰하였다.

표절 탐지를 위한 비트 시그니처 기법 (Big Signature Method for Plagiarism Detection)

  • 김우생;강규철
    • Journal of Information Technology Applications and Management
    • /
    • 제24권1호
    • /
    • pp.1-10
    • /
    • 2017
  • Recently, the problem of plagiarism has emerged as a big social issue because not only literature but also thesis become the target of plagiarism. Even the government requires conformation for plagiarism of high-ranking official's thesis as a standard of their ethical morality. Plagiarism is not just direct copy but also paraphrasing, rewording, adapting parts, missing references or wrong citations. This makes the problem more difficult to handle adequately. We propose a plagiarism detection scheme called a bit signature in which each unique word of document is represented by 0 or 1. The bit signature scheme can find the similar documents by comparing their absolute and relative bit signatures. Experiments show that a bit signature scheme produces better performance for document copy detection than existing similar schemes.

UICC 16bit 상에서의 LEA 구현 적합성 연구 (A LEA Implementation study on UICC-16bit)

  • 김현일;박철희;홍도원;서창호
    • 정보보호학회논문지
    • /
    • 제24권4호
    • /
    • pp.585-592
    • /
    • 2014
  • 본 논문에서는 2013년 12월 18일에 국내표준(TTA-KO-12.0223)으로 제정된 블록암호 알고리즘 LEA(Lightweight Encryption Algorithm)[1]에 대한 UICC-16bit 상에서의 최적 구현에 대해 연구한다. LEA의 전체적인 구조를 설명하며, 키 스케줄 과정에서 고정된 상수를 통해 미리계산이 가능하여 효율성을 높일 수 있다는 점을 제시하며 이러한 개선된 키 스케줄링을 통하여 얻게되는 상수 table을 이용하여 UICC-16비트 상에 구현하였다. 또한 UICC-16bit 상에서 국내 표준 블록암호 ARIA와의 성능 비교를 통해 LEA블록암호의 우수성을 평가하였다.