• 한국군사과학기술학회지
• /
• 제17권3호
• /
• pp.336-341
• /
• 2014

When using a higher-order modulation scheme, there are variations in bit-reliability depending on the bit position in a modulation symbol. Variations of bit-reliability in the codeword block lower the decoding performance. Also, the decoding performance increases as the sum of the bit-reliabilities in the codeword block increases. This paper presents a novel hybrid automatic repeat request scheme that increases the sum of the reliabilities of the transmitted bits by lowering the modulation order, and decreases the variations of bit-reliability in the codeword block by preferentially retransmitting bits with low reliability. The proposed scheme outperforms the constellation rearrangement scheme. Furthermore, the proposed scheme also provides a good solution in cases where the size of the retransmission block is smaller than the size of the initial transmission block.

• 한국통신학회논문지
• /
• 제32권12C호
• /
• pp.1135-1141
• /
• 2007

본 논문에서는 LDPC 부호화 고차 변조 시스템의 비트 레벨 체이스 결합 (Chase combining)을 위한 신뢰성 기반의 적응적 비트 매핑 기법을 제안한다. 정보 (혹은 패리티) 비트를 더 신뢰도가 높은 (혹은 신뢰도가 낮은) 비트 위치에 할당하는 기존의 비트 매핑 기법에 비해, 제안한 기법은 부호의 특성과 고차 변조 신호를 구성하는 비트들의 보호 (Protection) 레벨 차이를 동시에 고려하여 부호어 비트를 최적의 비트 위치에 할당한다. 연접 지그재그 (CZZ) 부호에 대하여 제안된 매핑 기법을 심볼 레벨 체이스 결합 기법, 신호 성상도 재배치 비트 매핑 기법과 비교하여, 전체 시스템 복잡도를 동일하게 유지한 경우 $FER=10^{-3}$에서 각각 $0.7{\sim}1.3$ dB와 $0.1{\sim}1.0$ dB 성능 이득을 보임을 모의 실험으로 확인하였다. 그리고 다양한 환경에 대한 적응적 비트 매핑 기준을 유도하고 이를 모의 실험을 통해 검증하였다.

• 제어로봇시스템학회논문지
• /
• 제20권4호
• /
• pp.443-448
• /
• 2014

Soft errors in memory devices that caused by radiation are the main threat from a reliability point of view. This threat can be commonly overcome with the combination of SEC (Single-Error Correction) codes and scrubbing technique. The interleaving architecture can give memory devices the ability of tolerating these soft errors, especially against multiple-bit soft errors. And the interleaving distance plays a key role in building the tolerance against multiple-bit soft errors. This paper proposes a reliability model of an interleaved memory device which suffers from multiple-bit soft errors and are protected by a combination of SEC code and scrubbing. The proposed model shows how the interleaving distance works to improve the reliability and can be used to make a decision in determining optimal scrubbing technique to meet the demands in reliability.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.815-818
• /
• 2003

New sensing and writing schemes for a magneto-resistive random access memory (MRAM) with a twin cell structure are proposed. In order to enhance the cell reliability, a scheme of the low voltage precharge is employed to keep the magneto resistance (MR) ratio constant. Moreover, a common gate amplifier is utilized to provide sufficient voltage signal to the bit line sense amplifiers under the small MR ratio structures. To enhance the writing reliability, a current mode technique with tri-state current drivers is adopted. During write operations, the bit and /bit lines are connected. And 'HIGH' or 'LOW' data is determined in terms of the current direction flowing through the MTJ cell. With the viewpoint of the improved reliability of the cell behavior and sensing margin, HSPICE simulations proved the validity of the proposed schemes.

• 한국통신학회논문지
• /
• 제32권4B호
• /
• pp.208-216
• /
• 2007

Wireless Sensor Networks (WSNs) are characterized by low capacity on each nodes and links. Wireless links have high bit error rate (BER) parameter that changes frequently due to the changes on network topology, interference, etc. To guarantee reliability in an error-prone environment, a retransmission mechanism can be used. In this mechanism, the number of retransmissions is used as a parameter that controls reliability requirement level. In this paper, we propose an Error Adaptive Transport Protocol (EATP) for WSNs that updates the number of retransmissions regularly to guarantee reliability during bit error rate changes as well as to utilize energy effectively. The said algorithm uses local information, thus, it does not create overhead problem.

• 한국산학기술학회논문지
• /
• 제19권5호
• /
• pp.599-604
• /
• 2018

유도무기체계에서 특히 유도탄은 높은 신뢰도 및 가용도의 유지와 함께 경제적인 정비가 매우 중요한 무기체계이다. 대한민국 소요군에서는 야전에 배치된 모든 유도탄에 대해 정기적인 검사를 필수적으로 수행하고 있다. 정기적인 주기마다 야전에 배치된 모든 유도탄은 정비부대로 보내져 검사되고 혹은 검사 시 고장이 발견된다면 수리된다. 그리고 유도탄은 수시적으로 수행 가능한 자체점검의 기능을 보유하고 있다. 유도탄이 보유한 자체점검으로 유도탄이 발사대에서 운용될 동안이나 저장되어 있는 동안에 고장을 발견해 낼 수 있다. 그러므로 유도탄의 신뢰도와 정비 비용은 검사주기의 기간과 자체점검 및 정기검사의 수준에 매우 영향을 받음을 알 수 있다. 본 논문에서는 수시점검과 정기검사를 받는 유도탄의 저장신뢰도를 예측하는데 있어 기존에 연구된 모델을 수정하여 고장의 중복을 배제한 새로운 유도탄 저장신뢰도 예측 모델을 제시하였다. 그리고 수치적 예시를 들어 새롭게 제시한 모델의 특성을 분석하였다. 또한, 제시된 모델은 검사주기 기간을 결정하는데 유용하게 활용될 수 있다.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.302-312
• /
• 2012

본 논문에서는 UHF RFID 태그 칩용 512bit EEPROM의 저면적 설계 기술과 고신뢰성 기술을 제안하였다. 저면적회로는 디코딩 로직(decoding logic)을 단순화한 WL 구동 회로, BGR 회로 대신 저항 분배기(resistor divider)를 이용한 VREF 발생회로이다. Magnachip $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 512bit EEPROM IP의 레이아웃 크기는 $59.465{\mu}m{\times}366.76{\mu}m$으로 기존 회로를 사용한 EEPROM 대비 16.7% 줄였다. 그리고 쓰기 모드(write mode)를 빠져나올 때 DC-DC 변환기(converter)에서 출력되는 부스팅된 출력전압을 VDDP(=3.15V)로 방전시키는 대신, 공통접지(common ground)인 VSS로 방전시키는 방식을 제안하여 VDDP 전압을 일정하게 유지함으로써 5V 소자가 파괴되는 문제를 해결하였다.

• 한국음향학회지
• /
• 제41권4호
• /
• pp.410-418
• /
• 2022

터보 부호화 같은 반복 부호에서 채널 신뢰도 추정은 시변하는 수중 음향 채널에서 성능 향상을 위한 중요한 요소로서, 부정확한 채널 신뢰도 추정은 오히려 성능을 더욱 악화시킨다. 따라서 본 논문에서는 시변 수중 음향 채널에서 부호화율 1/3을 가지는 터보 부호화된 Frequency Shift Keying(FSK) 신호의 최적의 채널 신뢰도 추정 방식을 분석하였다. 추정(Estimation Bit Error Rate, E-BER) 알고리즘은 복호된 데이터를 재부호화시켜 수신된 신호와의 차이를 산정하는 방식이며, 채널 신뢰도의 변화에 따른 E-BER을 구하여 최적의 채널 신뢰도를 결정할 수 있다. 성능 분석을 위해 문경의 호수에서 거리 300 m ~ 500 m의 이동성 실험을 하였으며, 데이터를 복호하지 못하는 패킷에 대해 최적의 채널 신뢰도를 추정하여 적용한 결과, 모두 복호하였음을 확인하였다.

• 대한임베디드공학회논문지
• /
• 제18권1호
• /
• pp.31-40
• /
• 2023

Recent advances in flash technologies, such as 3D processing and multileveling schemes, have successfully increased the flash capacity. Unfortunately, these technology advances significantly degrade flash's reliability due to a smaller cell geometry and a finer-grained cell state control. In this paper, we propose an asymmetric BER-aware reliability optimization technique (aBARO), new flash optimization that improves the flash reliability. To this end, we first reveal that bit errors of 3D NAND flash memory are highly skewed among flash cell states. The proposed aBARO exploits the unique per-state error model in flash cell states by selecting the most error-prone flash states and by forming narrow threshold voltage distributions (for the selected states only). Furthermore, aBARO is applied only when the program time (tPROG) gets shorter when a flash cell becomes aging, thereby keeping the program latency of storage systems unchanged. Our experimental results with real 3D MLC and TLC flash devices show that aBARO can effectively improve flash reliability by mitigating a significant number of bit errors. In addition, aBARO can also reduce the read latency by 40%, on average, by suppressing the read retries.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제17권4호
• /
• pp.1296-1309
• /
• 2023

In this paper, based on the soft cancellation (SCAN) bit-flipping (SCAN-BF) algorithm, a generalized SCAN bit-flipping (GSCAN-BF-Ω) decoding algorithm is carried out, where Ω represents the number of bits flipped or corrected at the same time. GSCAN-BF-Ω algorithm corrects the prior information of the code bits and flips the prior information of the unreliable information bits simultaneously to improve the block error rate (BLER) performance. Then, a joint threshold scheme for the GSCAN-BF-2 decoding algorithm is proposed to reduce the average decoding complexity by considering both the bit channel quality and the reliability of the coded bits. Simulation results show that the GSCAN-BF-Ω decoding algorithm reduces the average decoding latency while getting performance gains compared to the common multiple SCAN bit-flipping decoding algorithm. And the GSCAN-BF-2 decoding algorithm with the joint threshold reduces the average decoding latency further by approximately 50% with only a slight performance loss compared to the GSCAN-BF-2 decoding algorithm.