• ETRI Journal
• /
• 제38권1호
• /
• pp.133-140
• /
• 2016

This paper presents a method of parasitic inductance reduction for high-speed switching and high-efficiency operation of a cascode structure with a low-voltage enhancement-mode silicon (Si) metal-oxide-semiconductor field-effect transistor (MOSFET) and a high-voltage depletion-mode gallium nitride (GaN) fielde-ffect transistor (FET). The method is proposed to add a bonding wire interconnected between the source electrode of the Si MOSFET and the gate electrode of the GaN FET in a conventional cascode structure package to reduce the most critical inductance, which provides the major switching loss for a high switching speed and high efficiency. From the measured results of the proposed and conventional GaN cascode FETs, the rising and falling times of the proposed GaN cascode FET were up to 3.4% and 8.0% faster than those of the conventional GaN cascode FET, respectively, under measurement conditions of 30 V and 5 A. During the rising and falling times, the energy losses of the proposed GaN cascode FET were up to 0.3% and 6.7% lower than those of the conventional GaN cascode FET, respectively.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.54-59
• /
• 2008

본 논문에서는 광범위 출력전압을 위한 고정밀 BiCMOS cascode 전류미러를 제안하였다. 제안한 전류미러는 베이스 전류에러를 보상하는 BJT 전류미러를 기본으로 하고 있다. NMOS-NMOS cascode 구조 대신에 npn-NMOS cascode 구조를 사용하여, 출력저항과 출력전압 범위를 증가시켰다. npn 전류 복사 트랜지스터는 입력전류를 출력전류로 복사하고, NMOS 트랜지스터는 출력저항을 증가시켜 정밀한 전류 복사를 가능케 한다. 제안한 전류미러는 광범위 출력전압에서 정밀하게 전류를 복사한다. 5V/16V 0.5um BCD 공정을 이용하여 제작한 칩을 측정하여 검증하였고, $0.3V{\sim}16V$의 출력전압 범위에서 전류 에러는 $-2.5%{\sim}1.0%$이다.

• 대한전자공학회논문지TC
• /
• 제43권10호
• /
• pp.90-97
• /
• 2006

본 논문에서는 cascode 구조에 shunt peaking 기술을 접목시킨 밀리미터파 광대역 amplifier를 설계 및 제작하였다. 밀리미터파 광대역 cascode amplifier의 설계 및 제작을 위해서 $0.1{\mu}m\;{\Gamma}-gate$ GaAs PHEMT와 CPW 및 passive library를 개발하였다. 제작된 PHEMT는 최대 전달 컨덕턴스는 346.3 mS/mm, 전류이득 차단 주파수 ($f_T$)는 113 GHz, 그리고 최대공진 주파수($f_{max}$)는 180 GHz의 특성을 갖고 있다. 설계된 cascode amplifier는 회로의 발진을 막기 위해서 저항과 캐패시터를 common-rate 소자의 드레인에 병렬로 연결하였다. 대역폭의 확장 및 gain의 평탄화를 위해 바이어스 단들에 short stub 및 common-source 소자와 common-gate 소자 사이에 보상 전송선로를 삽입하고 최적화하였으며, 입출력 단은 광대역 특성을 갖는 정합회로로 설계하였다. 제작된 cascode amplifier의 측정결과, cascode 구조에 shunt peaking 기술을 접목시킴으로써 대역폭을 확장 및 gain을 평탄화 시킬 수 있다는 것을 확인하였다. 3 dB 대역폭은 34.5 GHz ($19{\sim}53.5GHz$)로 광대역 특성을 얻었으며, 3 dB대역 내에서 평균 6.5 dB의 $S_{21}$ 이득 특성을 나타내었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 C
• /
• pp.1108-1110
• /
• 1995

This paper presents a balanced CMOS complementary folded cascode OP-AMP topology that achieves improved DC gain using the gain boosting technique, a high unity-gain frequency and improved slew rate using the CMOS complementary cascode structure and a high PSRR using the balanced output stage. Bode-plot measurements of a balanced CMOS complementary folded cascode OP-AMP show a DC gain of 80dB, a unity-gain frequency of 110MHz and a slew rate of $274V/{\mu}s$(1pF load). This balanced CMOS complementary folded cascode OP-AMP is well suited for high frequency analog signal processing applications.

• Journal of electromagnetic engineering and science
• /
• 제3권1호
• /
• pp.12-16
• /
• 2003

In this paper, low noise amplifiers with coplanar waveguide structure are presented for Wireless LAN data communication application. For comparison of microwave performance, LNAs of cascode type and balanced type using cascode cell with the same substrate and same bias conditions are designed and implemented. A cascode type of LNA shows the gain of 12.45 ㏈, input return loss of 11.63 ㏈, and noise figure of 1.52㏈. A balanced type of LNA using cascode cell shows the gain of 6.58 ㏈, input return loss of 16.6 ㏈, and noise figure of 1.18 ㏈.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.1-6
• /
• 2008

본 논문에서는 밀리미터파 대역에서 광대역 특성을 갖는 MHEMT (Metamorphic High Electron Mobility Transistor) cascode 증폭기를 설계 및 제작하였다. Cascode 증폭기 제작을 위해 먼저 $0.1{\mu}m$ InGaAs/InAlAs/GaAs MHEMT를 설계 및 제작하였다. 제작된 MHEMT는 드레인 전류 밀도가 670 mA/mm이고, 최대 전달컨덕턴스(gm)는 688 mS/mm이며, 주파수 특성으로 전류이득 차단 주파수($f_T$)는 139 GHz, 최대 공진 주파수($f_{max}$)는 266 GHz의 특성을 나타내었다. 설계된 cascode 증폭기는 회로의 발진을 막기 위해서 저항과 캐패시터를 commom gate 소자의 드레인이 병렬로 연결하였다. Cascode 증폭기는 CPW (Coplanar Waveguide) 전송선로를 이용하여 광대역 특성을 얻을 수 있도록 정합회로를 설계하였다. 설계된 증폭기는 본 실험실에서 개발된 MHEMT MMIC 공정을 이용해 제작되었다. 제작된 cascode 증폭기의 측정결과, 3 dB 대역폭이 20.76$\sim$71.13 GHz로 50.37 GHz의 넓은 대역 특성을 얻었으며, 대역내에서 평균 7.07 dB 및 30 GHz에서 최대 10.3 dB의 S21 이득 특성을 나타내었다.

• 대한전자공학회논문지TC
• /
• 제41권8호
• /
• pp.105-111
• /
• 2004

본 논문에서는 밀리미터파 대역에서 고이득과 광대역 특성을 갖는 MHEMT(Metamorphic High Electron Mobility Transistor) cascode 증폭기를 설계 및 제작하였다. Cascode 증폭기 제작을 위해 0.1 ㎛ InGaAs/InAlAs/GaAs MHEMT를 설계ㆍ제작하였다. 제작된 MHEMT는 드레인 전류 밀도 640 mA/mm, 최대 전달컨덕턴스(gm)는 653 mS/mm를 얻었으며, 주파수 특성으로 f/sub T/는 173 GHz, f/sub max/는 271 GHz의 우수한 특성을 나타내었다. Cascode 증폭기는 CPW 전송선로를 이용하여 광대역 특성을 얻을 수 있도록 정합회로를 설계하였으며, 1단과 2단 증폭기의 2가지 종류로 회로를 설계하였다. 설계된 증폭기는 본 연구에서 개발된 MHEMT MIMIC 공정을 이용해 제작되었다. 제작된 cascode 증폭기의 측정결과, 1단 증폭기는 3 dB 대역폭이 31.3∼68.3 GHz로 37 GHz의 넓은 대역 특성을 얻었으며, 대역내에서 평균 9.7 dB 및 40 GHz에서 최대 11.3 dB의 S21 이득 특성을 나타내었다. Cascode 2단 증폭기는, 3 dB 대역폭이 32.5∼62.0 GHz로 29.5 GHz의 대역폭과 대역내에서 평균 20.4 dB 및 36.5 GHz에서 최대 22.3 dB의 높은 이득 특성을 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.429-432
• /
• 2001

본 논문에서는 Cascode FETs 구조를 능동필터로 동작시켜 이미지제거 특성을 분석하였으며, Cascode형 자기발진 믹서를 설계하였다. Ku-band 대역에서 모의실험 결과 Cas code FETs형 자기발진믹서에서 이미지성분이 -254Bc 개선되었으며, Single FET형 자기발진믹서와 비교해서 -23dBc 이상 개선됨을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.492-498
• /
• 2003

본 논문은 캐스코드결합에 의한 마이크로파 자기발진믹서를 설계하기 위하여 믹서가 최적 변환이득을 나타내는 바이어스 조건에 대해 분석하였다. 마이크로파 자기발진믹서는 두 개의 GaAs MESFET를 케스코드 결합시켰으며 상위 MESFET는 비교적 높은 Q값을 가지는 유전체공진기에 의해서 발진기로 동작시키고 아래쪽 FET는 저잡음 특성과 최적의 변환이득을 나타내는 믹서로서 동작시켰다. 분석결과 드레인 전압은 $V_{ds}=2.5V$이고 게이트바이어스 전압은 $V_{gs1}=-0.2V와 \;V_{g2}=0V$로 선정하였을 때 설계된 5.15Ghz의 발진기 출력은 5.92dBm, 위상잡음은 -132.0dBc@100KHz, 믹서의 변환손실은 약 -3dB를 나타내어 이론에 의한 자기발진믹서를 설계할 수 있음을 보였다.

• ETRI Journal
• /
• 제39권1호
• /
• pp.62-68
• /
• 2017

In this paper, we present the design and characterization analysis of a cascode GaN field-effect transistor (FET) for switching power conversion systems. To enable normally-off operation, a cascode GaN FET employs a low breakdown voltage (BV) enhancement-mode Si metal-oxide-semiconductor FET and a high-BV depletion-mode (D-mode) GaN FET. This paper demonstrates a normally-on D-mode GaN FET with high power density and high switching frequency, and presents a theoretical analysis of a hybrid cascode GaN FET design. A TO-254 packaged FET provides a drain current of 6.04 A at a drain voltage of 2 V, a BV of 520 V at a drain leakage current of $250{\mu}A$, and an on-resistance of $331m{\Omega}$. Finally, a boost converter is used to evaluate the performance of the cascode GaN FET in power conversion applications.