• 제목/요약/키워드: Chipset

검색결과 61건 처리시간 0.053초

낙상 감지 폰의 개발과 낙상판단 알고리즘 (Development of a Collapse-sensing Phone and Collapse Recognition Algorithm)

  • 장덕성
    • 대한임베디드공학회논문지
    • /
    • 제10권1호
    • /
    • pp.41-48
    • /
    • 2015
  • To deal with the emergency of the solitary aged people, we have developed a collapse-sensing phone, in which a collapse sensor, a GPS receiving chipset and a CDMA sending chipset are included. The general cellular phone is somewhat expensive communication device using sound and characters, but the collapse-sensing phone is a cheaper and popular version. If the collapse sensor recognizes a certain of collapse of the aged people, CDMA sending chipset will send the location of the phone which is received from satellite by GPS receiving chipset. In this paper, a collapse recognition algorithm which is developed by using much experimental data, will be introduced to explain how to recognize the real collapse from fast sitting or immediate standing after collapse. Once a true collapse is ecognized, the phone-ID and the coordinate will be sent to the server of administrative office via CDMA network. And the position of emergency will be displayed on the GIS with the rescue center.

칩셋 페어링 접근제한시스템 환경에서 다중 셋톱박스를 지원하는 키 분배 기법 (Key Distribution Scheme for Supporting Multiple Set-Top Box in Chipset Pairing Conditional Access System)

  • 이훈정;손정갑;오희국
    • 정보처리학회논문지C
    • /
    • 제19C권1호
    • /
    • pp.39-46
    • /
    • 2012
  • 본 논문에서는 유연한 칩셋 페어링 접근제한시스템을 위한 새로운 키 분배 기법을 제안하였다. 칩셋 페어링 접근제한시스템은 셋톱박스에 내장된 보안 칩과 스마트카드를 함께 사용해 CA(Conditional Access) 모듈을 구현한 것으로, 셋톱박스에 내장된 보안 칩은 스마트카드와 셋톱박스 사이에 보안 채널을 형성한다. 즉, 스마트카드는 암호화된 제어단어를 셋톱박스로 출력하고, 셋톱박스는 내장된 보안 칩을 이용해 암호화된 제어단어를 복호화하는 시스템이다. 이 방식은 셋톱박스와 스마트카드를 바인딩 하는 방식으로 하나의 스마트카드는 정해진 하나의 셋톱박스에서만 사용이 가능하다는 단점을 가진다. 제안하는 키 분배 기법은 중국인의 나머지 정리를 이용하여 기존의 칩셋 페어링 접근제한시스템이 가지는 문제를 해결하였다. 우리의 키 분배 기법은 하나의 스마트카드를 다수의 셋톱박스에서 사용하는 것이 가능하며, 큰 변경 없이 현재의 칩셋 페어링 접근제한시스템에 적용이 가능하다는 장점을 가진다.

위상 배열 안테나를 위한 C-대역 CMOS 양방향 T/R 칩셋 (A C-Band CMOS Bi-Directional T/R Chipset for Phased Array Antenna)

  • 한장훈;김정근
    • 한국전자파학회논문지
    • /
    • 제28권7호
    • /
    • pp.571-575
    • /
    • 2017
  • 논문은 $0.13{\mu}m$ TSMC CMOS 공정을 이용한 위상 배열 안테나의 C-대역 양방향 T/R 칩셋에 관한 연구이다. 위상 배열 안테나의 필수 부품인 T/R 칩셋은 6 비트 위상변위기, 6 비트 가변 감쇄기, 양방향 증폭기로 구성하였다. 위상 변위기의 경우 정밀한 빔 조향을 위해서 $5.625^{\circ}$의 간격으로 최대 $354^{\circ}$까지 제어가 가능하며, 측엽 레벨을 제어하기 위한 가변 감쇄기는 0.5 dB 간격으로 최대 31.5 dB까지 감쇄가 가능하다. 또한, 1.2 V의 안정적인 전원공급을 위한 LDO(Low Drop Output) 레귤레이터와 디지털 회로의 제어가 간편하도록 SPI(Serial Peripheral Interface)를 집적화 하였으며, 칩 크기는 패드를 포함하여 $2.5{\times}1.5mm^2$이다.

중앙 브릿지 칩셋을 갖춘 Xilinx FPGA, ALTERA CPLD 겸용 Digital Logic Design Training kit (Taining Kit for Xilinx FPGA or ALTERA CPLD Digital Logic Design with Center Bridge Chipset Architecture)

  • 전상현;정완영
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.907-910
    • /
    • 2003
  • We have developed Logic Design Training Kit for studying, actual training, designing of FPGA(Xillinx) or CPLD(ALTERA CPLD), the Digital Logic Device. This training kit has 12 matrix keys, RS232 port for serial communication and uses LED array. six FND(Dynamic), LCD as display part. That is standard specification for digital logic training kit. Special point of this kit is that we make two logic device trainig kit. This two logic device kit have more smaller and simple architecture because only uses one chip. That chip already includes a lot of functions that need for training kit, such as : complex logic circuit needed the two kind of logic devices, 16 way of system clock deviding function, serial communication interrupt....etc. We called that one chip is Center Bridge Chipset ; Xillinx FPGA Spartan2. User can select between using one device of FPGA or CPLD, or uses both them. Because of, Center Bridge Chipset has profitable architecture. it can work as Logic Device's networking with Master-Slave connection When using both logic devices.

  • PDF

네트워크 기반 임베디드 시스템을 위한 IEEE1588 시간동기 구현 (Implementing IEEE1588 based Clock Synchronization for Networked Embedded System)

  • 전종목;김동길;김은로;이동익
    • 대한임베디드공학회논문지
    • /
    • 제9권1호
    • /
    • pp.33-41
    • /
    • 2014
  • This paper presents a IEEE1588 based clock synchronization technique for a sRIO (Serial RapidIO) network which is applied to a submarine system. Clock synchronization plays a key role in the success of a networked embedded system. Recently, the IEEE1588 algorithm making use of dedicated chipset has been widely used for the synchronization of various industrial applications. However, there is no chipset available for the sRIO network that can offer many advantages, such as low latency and jitter. In this paper, the IEEE1588 algorithm for a sRIO network is implemented using only software without any dedicated chipset. The proposed approach is verified with experimental setup.

SiRF StarⅡ chipset 기반 전자캠퍼스를 위한 옥외 측위 시스템 (SiRF StarⅡ Chipset Based Out Door Positioning System for E-Campus)

  • 임재걸;이계영;오성혁;김환근
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2005년도 추계학술발표대회 및 정기총회
    • /
    • pp.1343-1346
    • /
    • 2005
  • 위치기반서비스 시스템에서 가장 기본이 되는 요소는 사용자의 위치를 정확히 측정하는 것이다. 측위 시스템은 옥외용과 옥내용으로 구분될 수 있고, 옥외용은 GPS 기반 시스템이 가장 일반적이다. 본 논문은 SiRF StarⅡ chipset을 이용하여 전자캠퍼스를 위한 옥외용 측위시스템 구현 사례를 소개한다. 전자캠퍼스의 특징으로 적용 영역이 비교적 협소하다는 것과 따라서 좀 더 정확한 측정 방법이 필요하다는 것을 들 수 있다. 본 논문은 RADAR 방식을 사용하여 오차를 줄일 수 있다는 것과 사용자 추적 방법 구현 사례를 보인다.

  • PDF

얼굴 영상의 주파수 특성을 이용한 얼굴 인식 (Face Recognition Using Frequency Characteristics of Facial Images)

  • 최진;정윤수;유장희
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.395-396
    • /
    • 2006
  • 본 논문에서는 얼굴 인식의 성능을 효율적으로 향상시키기 위하여 Discrete Cosine Transform (DCT)와 Principal Component Analysis(PCA)에 기반한 새로운 특징 추출 방법을 제안한다. 얼굴 영상의 공간 영역은 DCT를 이용하여 주파수 영역으로 변환되며, DCT 도메인에서 얼굴 영상이 갖는 고유한 주파수 특성을 최적화 하는 주파수 밴드 영역을 추출한다. 차원이 축소된 데이터는 PCA 를 이용하여 데이터의 변별력에 가장 적합한 얼굴의 특징을 추출하고 Nearest Neighbor Classification 을 통해 본인여부를 확인 한다. 실험 결과 제안된 방법은 데이터의 차원을 효과적으로 축소하면서 기존의 얼굴 인식 방법에 비해 높은 인식률 향상을 보였다.

  • PDF

Chip Set을 이용한 L1 C/A Code GPS 수신기 개발 (Development of L1 C/A Code GPS receiver using chipset)

  • 심우성;박상현;이상정
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1996년도 한국자동제어학술회의논문집(국내학술편); 포항공과대학교, 포항; 24-26 Oct. 1996
    • /
    • pp.1376-1379
    • /
    • 1996
  • In this paper a GPS receiver is developed using commercial chipsets. GP2010 RF front end and GP2021 Multi-channel correlator of GEC PLESSY are adapted in designing the receiver hardware. MC 68340 is used for controlling the correlator GP2021 and implementing the navigation processing. Also presented are some test results of the developed receiver whose software has an interrupt driven structure rather than common real-time kernel based structure.

  • PDF

A RF Frong-End CMOS Transceiver for 2㎓ Dual-Band Applications

  • Youn, Yong-Sik;Kim, Nam-Soo;Chang, Jae-Hong;Lee, Young-Jae;Yu, Hyun-Kyu
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제2권2호
    • /
    • pp.147-155
    • /
    • 2002
  • This paper describes RF front-end transceiver chipset for the dual-mode operation of PCS-Korea and IMT-2000. The transceiver chipset has been implemented in a $0.25\mutextrm{m}$ single-poly five-metal CMOS technology. The receiver IC consists of a LNA and a down-mixer, and the transmitter IC integrates an up-mixer. Measurements show that the transceiver chipset covers the wide RF range from 1.8GHz for PCS-Korea to 2.1GHz for IMT-2000. The LNA has 2.8~3.1dB NF, 14~13dB gain and 5~4dBm IIP3. The down mixer has 15.5~16.0dB NF, 15~13dB power conversion gain and 2~0dBm IIP3. The up mixer has 0~2dB power conversion gain and 6~3dBm OIP3. With a single 3.0V power supply, the LNA, down-mixer, and up-mixer consume 6mA, 30mA, and 25mA, respectively.