• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.689-696
• /
• 2021

본 논문에서는 고장예측진단 및 건전성 관리 기법(Prognostics and Health Management, PHM)을 적용하기 위해 해당 시스템 혹은 회로 내부에서 결함특성을 감지하고 예측할 수 있는 회로 구조를 제안하였다. 기존 연구에서 회로 결함의 진행에 따라, S-parameter 크기 최소값의 주파수가 변화하는 것을 확인하였다. 이러한 특성을 기존에는 네트워크 분석기(Network Analyzer)를 활용하여 측정하였으나, 본 연구에서는 같은 결함검출기법을 활용하더라도 큰 계측장비 없이 결함의 진행상황 및 잔여 수명, 결함발생 여부를 확인할 수 있는 소형화된 회로를 설계하였다. 본 연구에서는 S-parameter의 변화를 야기하는 임피던스의 변화를 감지할 수 있도록 회로를 설계하였으며, Bond-wire의 온도반복에 따른 S-parameter 변화 측정결과를 제안하는 회로에 적용하였다. 이를 통해 해당 회로가 Bond-wire의 결함을 감지할 수 있다는 것을 성공적으로 검증하였다.

• 전자공학회논문지C
• /
• 제34C권8호
• /
• pp.64-70
• /
• 1997

This paper presents a parameter optimization method using evolutionary programming in voltage reference circuit because the designer must select appropriate parameter values of the circuit taking into consideration both powr voltage and temperature variation. In this paper, evolutionary programming is suggested as an approach for finding good parameters with which the reference voltage variation is small with respect to temperature variation. Simulation results. Simulation results show that this method is effective in circuit design.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 B
• /
• pp.623-627
• /
• 1995

This paper describes analysis and optimization of Weil-Dobke synthetic testing circuit parameters, which is efficient and economical test method in high capacity AC circuit breaker. In this paper, analysis of synthetic short-circuit test circuit parameter proposed nondimensional factor that is reciprocal comparison value of circuit parameter and is not related to rated of circuit breaker, in particular, this study induce minimization of required energy of critical TRV generation specified in IEC 56 standards and present optimal design of synthetic short circuit testing facilities.

• Journal of Electrical Engineering and Technology
• /
• 제8권4호
• /
• pp.799-807
• /
• 2013

The proper equivalent circuit is newly presented for electro-magnetic resonance based wireless power transfer. Based on the proposed equivalent circuit of open-ended helical antennas, the parameter identification of helical antennas can be well derived for highly efficient wireless power transfer. The well-established equivalent circuit in high frequency ranges is developed for analyzing a resonance enhanced-electromagnetic coupling helical antennas and the unknown parameters for helical antennas are identified by experiments. The effectiveness based on the proposed equivalent circuit is verified through experiments.

• 한국산학기술학회논문지
• /
• 제4권3호
• /
• pp.177-182
• /
• 2003

Flash memory는 device 특성상 peripheral circuit을 구성하는 transistor의 종류가 다양하고, 이에 따른 각 transistor의 동작 전압 영역이 넓다. 이에 따라 설계 초기의 전기적 특성 사양 결정을 위해서는, 실리콘상에서 소자의 scale down에 따른 전기적 특성을 선 검증하는 과정이 필수적이었으며, 이로 인해 설계 및 소자 개발의 기간을 단축하기 어려웠다. 본 연구에서는 TCAD tool을 사용하여 실리콘상에서의 제작 공정을 거치지 않고, 효과적으로 model parameter를 생성할 수 있도록 하는 방법을 제안하여 전기적 특성 사양 결정과 설계 단계의 시간 지연을 감소할 수 있도록 한다. 또한 성공적 TCAD tool적용을 위해 필요한 process/device simulator의 calibration methodology와 이를 flash 메모리 소자에 대해 적용 검증한 결과를 분석한다.

• 한국산업정보학회논문지
• /
• 제6권3호
• /
• pp.123-127
• /
• 2001

CMOS 트랜지스터의 등가회로모델 파라미터 $C_{gs}$ 의 예측방법이 CMOS 트랜지스의 반전층내의 유동전하량 계산과 전하유도 특성에 의해 제안되었다. 이 $C_{gs}$ 파라미터는 MOS 트랜지스터의 RF대역의 차단주파수를 결정하고 또한 입력과 출력을 커플링 시키는 중요한 파라미터이다. 이 제안된 방법은 등가회로 모델에서 파라미터 값을 예측하고 파라미터 값을 추출하는 소프트웨어 개발에 기여할 것이다.

• The Journal of the Acoustical Society of Korea
• /
• 제20권1E호
• /
• pp.14-19
• /
• 2001

We have proposed BIST method and circuit for embedded 16M SDRAM with logic. It can test the AC parameter of embedded 16M SDRAM using the BIST circuit capable of detecting the address of a fail cell installed in an Merged Memory with Logic(MML). It generates the information of repair for redundancy circuit. The function and AC parameter of the embedded memory can also be tested using the proposed BIST method. It is possible to test the embedded SDRAM without external test pin. The total gate of the BIST circuit is approximately 4,500 in the case of synthesizing by 0.25μm cell library and is verified by Verilog simulation. The test time of each one AC parameter is about 200ms using 2Y-March 14n algorithm.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 C
• /
• pp.1242-1244
• /
• 1999

AVR parameter tuning for voltage control of power system generators has generally been done with the open-circuit model of the synchronous generator. When the generator is connected on-line and operating at rated load conditions, the AVR operates in an entirely different environment from the open-circuit conditions. This paper describes a new method for AVR parameter tuning using optimization technique with on-line linearized system model. As this method considers not only the on-line models but also the off-line open-circuit models, AVR parameters tuned by this method can give the sufficiently stable performance at the open-circuit commissioning phase and give the desired performance at the operating conditions. Also this method estimates the optimum parameters for desired performance indices that are chosen for satisfying requirements in some practical applications, the performance of the AVR can satisfy the various requirements.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.80-82
• /
• 1988

This paper proposed a new equivalent circuit and parameter estimation for I.M, which is different from T type and L type equivalent circuits. By using this circuit, we can analyze the torque of I.M, such as seperately exited D.C Motor, further more, we think that this equivalent circuit is effective to the vector control system for I.M.

• 대한전자공학회논문지
• /
• 제25권1호
• /
• pp.101-107
• /
• 1988

This paper proposes a circuit extractor which extracts a netlist from the CIF input file cntaining the layout mask artwork informations. The circuit extractor extracts transistors and their interconnections, and calculates circuit parameter such as parasitic resistance and parasitic capacitance from the mask informations. When calculating the parasitic resistance, we consider the current flow path to reduce the errors caused by the resistance approximation. Similarly, we consider the coupling capacitance which has an effect on the circuit characteristics, when the parasitic capacitances are calculated. Therefore, using these parameter values as an input to circuit simulation, the circuit characteristics such as delay time can be estimated accurately. The presented circuit extraction algorithm uses a multiple storage quad tree as a data sturucture for storing and searching the 2-dimensional geometric data of mask artwork. Also, the proposed algorithm is technologically independent to work across a wide range of MOS technologies without any change in the algorihm.