• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권9호
• /
• pp.321-326
• /
• 2015

본 논문에서는 가청 주파수 영역 중 사람들에게 거의 들리지 않는 고주파와 순환 중복 검사 기법을 이용하여 스마트 기기 간의 신뢰성 있는 데이터를 무선으로 전송하는 알고리즘을 제안한다. 제안 알고리즘은 스마트 기기의 내장 스피커에서 출력할 수 있는 가청 주파수 영역(20 Hz~22 kHz) 중 고주파 영역인 18 kHz~22 kHz를 사용한다. 이때 데이터의 전송량을 높이기 위해 고주파 영역 1(18.0 kHz~21.2 kHz)에서 여러 개의 주파수를 혼합하여 전달하며, 이와 동시에 전송 데이터의 정확성을 높이기 위해 고주파 영역 2(21.2 kHz~22.0 kHz)에서 순환 중복 검사를 위한 체크섬을 전달한다. 제안 방법의 데이터 전송 속도와 정확성을 확인하기 위해 스마트 북과 스마트 기기 간에 데이터 전달 실험을 하였다. 그 결과 평균 235 ms에 32 bits 데이터를 전송할 수 있었으며, 전송 성공률은 99.47%, 그리고 순환 중복 검사에 의한 에러 검출률은 0.53%인 것을 확인하였다. 따라서 제안 방법은 스마트 기기 간에 무선으로 데이터를 전송할 수 있는 유용한 기술이 될 것이다.

• 한국통신학회논문지
• /
• 제29권9A호
• /
• pp.1101-1107
• /
• 2004

본 논문은 통신 시스템에서 오류 검출을 위해 널려 사용되고 있는 Cyclic Redundancy Check (CRC) 회로의 병렬 구현을 위한 새로운 회로 축소 알고리즘 및 설계 기술을 소개한다. 논리 수준을 최소화하여 CRC 속도를 증진시키기 위해서 입력데이터와 CRC 내부 신호를 두 개 단위로 그룹화 하는 새로운 알고리즘을 개방하였다 성능 평가를 위해 16 비트와 32 비트 CRC 를 PLD (Programmable Logic Device) 및 표준 셀 라이브러리를 이용하여 합성하였으며, 기존에 제시되었던 방법보다 성능이 향상되었음을 보여준다.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.130-135
• /
• 2017

Normally, in data transmission, extra parity bits are added to the input message which were derived from its input and a pre-defined algorithm. The same algorithm is used by the receiver to check the consistency of the delivered information, to determine if it is corrupted or not. It recovers and compares the received information, to provide matching and correcting the corrupted transmitted bits if there is any. This paper aims the following objectives: to use an alternative error detection-correction method, to lessens both the fixed number of the required redundancy bits 'r' in cyclic redundancy checking (CRC) because of the required polynomial generator and the overhead of interspersing the r in Hamming code. The experimental results were synthesized using Xilinx Virtex-5 FPGA and showed a significant increase in both the transmission rate and detection of random errors. Moreover, this proposal can be a better option for detecting and correcting errors.

• 한국통신학회논문지
• /
• 제18권1호
• /
• pp.83-91
• /
• 1993

디지틀 전송 시스팀에서 순방향 에러 제어(Forward Error Control) 방식으로 에러를 검출할 수 있는 성능과 구현의 용이함에 의해 Cyclic Redundancy Chedk(CRC) code가 널리 사용도고 있다. 즉, 간단한 몇개의 shift register와 modulo2 가산기를 이용하여 회로를 구성하고 입력 데이터 열을 직렬로 입력하면 최종적으로 shift register에 남아 있는 값이 CRC code가 되어 입력 데이터 열을 전송한 뒤 shift register의 값들을 순차적으로 전송하는 방식으로 전성 사의 에러를 검출하고 수정한다. 그러나 전송속도가 높아짐에 따라 직렬 데이터를 이용하여 CRC code를 생성하는 회로를 구현하는 것은 반도체 소자의 속도 제약 때문에 많은 어려움이 따른다. 따라서 본 논문에서는 주문형 반도체 개발시 반도체 소자의 속도 제약 문제를 해소하기 위하여 입력데이터 열을 병렬로 입력하여 직렬로 수행하는 방식과 동일한 방식으로 동작하는 병렬 CRC code 생성방식 및 syndrome 계산방식을 제안하였다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2004년도 추계학술대회 논문집
• /
• pp.1235-1240
• /
• 2004

This paper has presented the parallel cyclic redundancy check (CRC) technique that performs CRC computation in parallel superior to the conventional CRC technique that processes data bits serially. Also, it has showed that the implemented parallel CRC circuit had been successfully applied to the inductively coupled passive RFID system working at a frequency of 13.56MHz in order to process the detection of logical faults more fast and the system had been verified experimentally. In comparison with previous works, the proposed RFID system using the parallel CRC technique has been shown to reduce the latency and increase the data processing rates in the results. Therefore, it seems reasonable to conclude that the parallel CRC realization in the RFID system offers a means of maintaining the integrity of data in the high speed RFID system.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1184-1187
• /
• 2020

본 논문에서는 UART (Universal Asynchronous Receiver/Transmitter)와 CAN (Controller Area Network)의 장점을 활용할 수 있는 차량통신 콘트롤러를 제안한다. UART는 1대1 통신에 사용되며 데이터 유효성 검사로 패리티 비트를 사용한다. 제안하는 차량통신 콘트롤러를 사용하는 경우에는 UART를 CAN으로 변환하여 1대1 통신뿐만 아니라 버스 구조의 다중 통신도 가능하다. 또한 데이터 유효성 검사를 패리티보다 발전된 CRC (cyclic redundancy check)를 통해 수행하므로 신뢰도가 올라간다. CAN은 마이크로프로세서에 의해 제어되지만 제안하는 차량통신 콘트롤러를 사용하는 경우에는 RS-232, RS-422, RS-485를 지원하는 장치라면 무엇이든지 제어가 가능하다.

• 한국통신학회논문지
• /
• 제32권6A호
• /
• pp.519-536
• /
• 2007

본 논문에서는 최근 많은 연구가 진행되고 있는 공간 다중화 기법인 Iterative BLAST를 기반으로 채널 값의 Sum을 이용하여 양호한 통신 링크를 적응적으로 선택하는 송/수신 안테나 선택 기법과 선택된 안테나를 사용하여 시스템의 신뢰성을 향상시키기 위한 안테나 스케줄링 기반 Hybrid-Automatic Repeat reQuest (UARO) 스위칭 기법을 결합한다. 본 논문에서 제안된 HARQ 스위칭 알고리즘은 각 안테나에 삽입된 CRC (Cyclic Redundancy Check) 코드를 사용하여 안테나별로 ACK (Acknowledgement) 와 NAK (Non Acknowledgement)를 확인한 후, 재전송 요구 시, 송신 안테나를 스케줄링하여 ACK 안테나에서는 CC (Chase Combining) 기법을, NAK 안테나에서는 IR (Incremental Redundancy) 기법을 적용하여 재전송이 이루어지게 한다. 본 논문에서 제안한 알고리즘의 적용시, SNR 이득과 공간 다이버시티 이득이 발생하여 기존 HARQ 시스템에 비하여 링크 성능이 향상됨을 SCM-E 채널 환경에서 모의 실험을 통하여 검증한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.533-536
• /
• 2003

본 논문에서는 전화선을 이용한 고속 홈네트워크인 HomePNA 2.0 시스템에서 HomePNA 2.0 (H2) 프레임을 만들기 위한 프레임 프로세싱 중, 다항식 나누기 연산을 통한 CRC (Cyclic Redundancy Check) 16비트 생성, HCS (Header Check Sequence) 8비트 생성 및 혼화(Scrambling) 처리에 있어서 입력 8 비트를 동시에 병렬 처리함으로써 기존의 1 비트 입력을 LFSR (Linear Feedback Shift Register)를 사용한 다항식 나누기 연산을 수행했을 때보다 빠른 속도로 H2 프레임을 구현하고자 하는 고속 처리 기법을 제시하고 이의 성능을 검증하였다.

• 한국통신학회논문지
• /
• 제18권11호
• /
• pp.1655-1662
• /
• 1993

본 논문에서는 병렬적으로 CRC(Cyclic Redundancy Check)를 검증할 수 있는 세가지의 알고리즘-Direct, Successive, and Recursive-를 연구하였다. CRC 검증에 필요한 각 알고리즘의 신드롬은 CRC생성에 사용된 생성다항식으로부터 미리 계산된 보조 신드롬들을 조합함으로써 구해진다. 위 세가지 알고리즘은 구현에 필요한 하드웨어의 양과 전송지연에 따른 동작속도 관점에서 비교되었다. 한편 본 논문의 알고리즘들은 CRC 계산에 관여하는 데이터 바이트 수의 함수형태로 표련될 수 있으므로 이해를 돕기 위해 ATM셀 경계식별 알고리즘을 예로 들어 설명하였다. 세가지 알고리즘 중 가장 구현이 간단한 Recursive 방법을 이용하여 STM-1급 전송에 적합한 ATM셀 경계식별 알고리즘을 계발하고 이를 상용 FPGA로 실제 구현하였다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.437-444
• /
• 2022

본 논문에서는 차량용 반도체에서 CRC 검사를 통해 전송 오류를 검출할 수 있는 SPI 버스 및 I2C 버스를 제안한다. 차량용 반도체에서는 전송에 오류가 발생하여 잘못된 값이 전달되는 경우 치명적인 결과가 발생한다. LIN 버스, CAN 버스와는 다르게 SPI와 I2C 등 구조가 간단한 직렬 인터페이스에서는 전송 오류를 검출하는 방법이 없기 때문에 직렬 인터페이스에 적용할 전송 오류 검출방법을 제시할 필요가 있다. 본 논문에서는 SPI 및 I2C의 통신 프로토콜에 CRC 검사를 사용하여 전송 오류를 검출하는 방법을 제시하고 이를 FPGA로 설계하여 효과적으로 오류를 검출할 수 있음을 검증하였다.