• E2M - 전기 전자와 첨단 소재
• /
• 제7권2호
• /
• pp.165-175
• /
• 1994

1967년 Wegener등과 Khang등이 각각 구조 및 동작원리가 다른 비휘발성 반도체 메모리(nonvolatile semiconductor memory)를 최초로 개발, 도입한 이후 3세대째를 보내고 있는 현재, 메모리는 반도체산업의 선봉으로써 여전히 공정기술(processing technology)을 이끌며, 시장점유율, 응용범위등에서 주도적 위치를 차지하고 있다. 한편, 최근의 컴퓨터 시스템은 소형화, 저전력화, 고속화, 내충격성 등 기술적 측면에서 뿐만 아니라 소프트웨어적으로도 급격히 발전하고 있다. 이에 따라 메모리부분에 있어서도 기존의 자기 하드디스크 메모리(magnetic hard disk memory)의 한계를 극복하기 위해서 반도체 메모리로서 대체가 더욱 요구되고 있다. 이와같은 상황에서 EEPROM(electrically erasable and programmable ROM)은 상주 시스템내에서도 전기적 방법에 의해 사용자가 임으로 기록/소거(write/erase)할 수 있을 뿐만 아니라 전원이 제거된 상테에서도 기억상태를 유지할 수 있는 비휘발성이라는 점에서 차세대 반도체 메모리 부문의 주역으로서 주목받고 있다. 따라서, 본 고에서는 20세기를 보내며 반도체메모리의 새로운 장을 열어가는 EEPROM의 기술현황 및 전망에 관해 살펴보고자 한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1994년도 춘계학술대회 논문집
• /
• pp.127-129
• /
• 1994

For scale-down EEPROM, MONOS structures with the different thicknesses of gate insulators, are fabricated and the memory characteristics, such as swtching and retention characteristics are investigated. As a results, the devices with the top oxide of 20A thick were deteriorated in retentivity. However, 11V-programmable voltage for ΔV$\sub$FB/=4V and 10-year data retention were achieved in MONOS structure with the t7p oxide of 50 ${\AA}$ thick and nitride 45${\AA}$thick.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.584-587
• /
• 2003

UICC는 애플리케이션, 파일 시스템, 보안 메커니즘, 암호 알고리즘 등을 포함하고 있는 일종의 스마트 카드이다. UICC의 파일은 ISO7816-4 표준에서 정의한 파일들과 애플리케이션의 최상 위 파일인 Application Dedicated file등이 있다. UICC가 자바 카드 기반에서 구현되 었을 때 모든 파일은 객체로서 구체화될 수 있다. 이 때 각 파일 객체는 파일에 대한 정보들과 정보 조작과 관련된 메소드를 제공하게 된다. 자바 카드는 일반 컴퓨터와 유사하지만 제한적인 메모리와 처리속도 등으로 인하여 구현 상 많은 제약사항이 따른다. 자바카드는 저장 공간을 ROM, RAM, EEPROM로 구분할 수 있으며, 파일이나 애플릿, 데이터 등은 EEPROM 영역에 저장된다. 하지만 자바 카드가 지원하는 EEPROM영역이 2.2.1 버전에서 확장되었다 할지라도 여전히 많은 데이터를 저장하기에는 부족한 메모리 공간을 갖는다. 이것은 메모리 사용에 있어 신중을 기해야 한다는 것을 의미하며 효율적인 메모리 사용은 카드 사용자에게 보다 많은 가용 메모리를 제공할 수 있다는 점에서 중요하다. 본 논문에서 는 이러한 점을 고려하여 자바 카드에서 UICC의 파일 시스템을 Linked List 방식을 이용하여 구현하는 방법과 배열을 이용하여 구현하는 방법을 제시하고 파일 시스뎀의 전체적인 구조를 효율적으로 구성하는 방법을 제시한다.

• 전자공학회논문지D
• /
• 제36D권10호
• /
• pp.9-16
• /
• 1999

Flash EEPROM 셀에서 기존의 ONO 구조의 IPD를 사용하면 peripheral MOSFET의 게이트 산화막을 성장할 때에 사용되는 세정 공정을 인하여 ONO 막의 상층 산화막이 식각되어 전하 보존 특성이 크게 열화되었으나 IPD 공정에 ONON 막을 사용하면 그 세정 공정시에 상층 질화막이 상층 산호막이 식각되는 것을 방지시켜 줌으로 전하보존 특성이 크게 개선되었다. ONON IPD 막을 갖고 있는 Flash EEPROM 셀의 전화 보존 특성의 모델링을 위하여 여기서는 굽는(bake) 동안의 전하 손실로 인한 문턱전압 감소의 실험식으로 ${\Delta}V_t\; = \;{\beta}t^me^{-ea/kT}$을 사용하였으며, 측정 결과 ${\beta}$=184.7, m=0.224, Ea=0.31 eV의 값을 얻었다. 이러한 0.31 eV의 활성화 에너지 값은 굽기로 인한 문턱전압의 감소가 층간 질화막 내에서의 트립된 전자들의 이동에 의한 것임을 암시하고 있다. 한편, 그 모델을 사용한 전사 모사의 결과는 굽기의 thermal budget이 낮은 경우에 실험치와 잘 일치하였으나, 반면에 높은 경우에는 측정치가 전사 모사의 결과보다 훨씬 더 크게 나타났다. 이는 thermal budge가 높은 경우에는 프로그램시에 층간 질화막 내에 트립되어 누설전류의 흐름을 차단해 주었던 전자들이 빠져나감으로 인하여 터널링에 의한 누설전류가 발생하였기 때문으로 보여졌다. 이러한 누설전류의 발생을 차단하기 위해서는 ONON 막 중에서 층간 질화막의 두께는 가능한 얇게 하고 상층 산화막의 두께는 가능한 두껍게 하는 것이 요구된다.

• 전자공학회논문지D
• /
• 제36D권11호
• /
• pp.56-62
• /
• 1999

Flash EEPROM에서 칩 전체나 또는 칩의 한 블록에 속에 있는 모든 셀들의 소거는 Fowler-Nordheim (FN) 터널링 방식을 사용하여 일괄적으로 수행되고 있다. 이러한 FN 터널링에 의한 소거는 self-limited 공정이 아니기 때문에 일부의 셀들이 심하게 과소거되는 문제가 자주 발생하고 있다. 본 논문에서는 이러한 과소거 문제를 해결하기 위한 부유게이트의 최적 도핑 농도에 관하여 연구하였다. 이러한 연구를 위하여 다양한 도핑 농도를 갖는 n-type MOSFET과 MOS 커패시터를 제작하였고, 이 소자들의 전기적인 특성들을 측정 및 분석하였다. 실험 결과, 부유게이트의 도핑 농도가 충분히 낮다면 ($1.3{\times}10^{18}/cm^3$ 이하) 과소거가 방지될 수 있음을 볼 수 있었다. 이는, 소거시 부유게이트에 저장되었던 전자들의 대부분이 빠져나가면 부유게이트에 공핍층이 형성되어 부유게이트와 소스 사이의 전압 차가 감소하고 따라서 소거가 자동적으로 멈추기 때문이라고 판단된다. 반면에 부유게이트의 도핑 농도가 너무 낮을 경우 ($1.3{\times}10^{17}/cm^3$ 이하)에는 문턱 전압과 gm의 균일도가 크게 나빠졌는데, 이는 부유게이트에서 segregation으로 인한 불순물의 불균일한 손실에 의한 것이로 판단된다. 결론적으로 Flash EEPROM에서 과소거 현상을 방지하고 균일한 문턱 전압과 gm을 갖기 위한 최적의 부유게이트의 도핑 농도는 $1.3{\times}10^{17}/cm^3$에서 $1.3{\times}10^{18}/cm^3$의 범위인 것으로 발견되었다.

• 대한전자공학회논문지SD
• /
• 제38권5호
• /
• pp.55-55
• /
• 2001

개의 N과 P채널 EEPROM을 이용하여 A/D 변환기를 설계하였다. 프로그래밍 모드에서 EEPROM의 선형적 저장능력을 관찰하기 위해 MOSIS의 1.2㎛ double-poly CMOS 공정을 이용하여 셀이 제작되었다. 그 결과 1.25V와 2V구간에서 10㎷ 미만의 오차 내에서 셀이 선형적으로 프로그램 되는 것을 보았다. 이러한 실험 결과를 이용하여 프로그램 가능한 A/D 변환기의 동작이 Hspice에서 시뮤레이션 되었으며, 그 결과 A/D 변환기가 37㎼의 전력을 소모하고 동작주파수는 333㎒ 정도인 것으로 관찰되었다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2004년도 춘계학술발표대회논문집
• /
• pp.354-357
• /
• 2004

자바는 스마트 카드 상의 다중 애플리케이션 기능을 지원하기 위한 가장 유용한 프로그래밍 언어이다. $\lrcorner$CVM(Java Card Virtual Machine)은 자바 언어로 작성된 프로그램들을 스마트 카드 상에서 동작 가능하게 한다. 현재 스마트 카드는 작은 프로세서를 가지고 있으며 이런 제한적인 환경에서의 JCVM 성능 향상은 매우 중요한 이슈 중의 하나이다 그리고 기존의 스마트 카드는 쓰기 속도가 느린 EEPROM에 객체를 생성하여 사용함으로 JCVM의 성능 저하를 가져왔다. 본 논문에서는 스마트 카드 메모리 관리, 즉, EEPROM에서 RAM으로 객체를 이동시킴으로써 JCVM 성능을 보다 향상시키는 알고리즘에 관해 제안하고자 한다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제49권1호
• /
• pp.1-7
• /
• 2000

The SNOSFET memory devices with ultrathin ONO(tunnel oxide-nitride-blocking oxide) gate dielectric were fabricated using n-well CMOS process and investigated its characteristics. The thicknesses of tunnel oxide, nitride and blocking oxide were $23{\AA},\; 53{\AA}\; and\; 33{\AA}$, respectively. Auger analysis shows that the ONO layer is made up of $SiO_2(upper layer of blocking oxide)/O-rich\; SiO_x\N\_y$. It clearly shows that the converting layer with $SiO_x\N\_y(lower layer of blocking oxide)/N-rich SiO_x\N\_y(nitride)/O-rich SiO_x\N\_y(tunnel oxide)$. It clearly shows that the converting layer with $SiO_x\N\_y$ phase exists near the interface between the blocking oxide and nitride. The programming condition of +8 V, 20 ms, -8 V, 50 ms is determined and data retention over 10 years is obtained. Under the condition of 8 V programming, it was confirmed that the modified Fowler-Nordheim tunneling id dominant charge transport mechanism. The programmed threshold voltage is distributed less than 0.1 V so that the reading error of memory stated can be minimized. An $8\times8$ NAND type flash EEPROM with SONOSFET memory cell was designed and simulated with the extracted SPICE parameters. The sufficient read cell current was obtained and the upper limit of $V_{TH}$ for write state was over 2V.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.375-378
• /
• 2013

본 논문에서는 EEPROM이나 MTP 등의 NVM 메모리 IP 설계에 필요로 하는 PVT(Process-Voltage-Temperature) 변동에 둔감한 기준전압(Reference Voltage) 회로를 설계하였다. 매그나칩반도체 $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 BGR(Bandgap Reference Voltage) 회로는 wide swing을 갖는 캐스코드 전류거울 (cascode current-mirror) 형태의 저전압 밴드갭 기준전압발생기 회로를 사용하였으며, PVT 변동에 둔감한 기준전압 특성을 보이고 있다. 최소 동작 전압은 1.43V이고 VDD 변동에 대한 VREF 민감도(sensitivity)는 0.064mV/V이다. 그리고 온도 변동에 대한 VREF 민감도는 $20.5ppm/^{\circ}C$이다. 측정된 VREF 전압은 평균 전압이 1.181V이고 $3{\sigma}$는 71.7mV이다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권3호
• /
• pp.277-288
• /
• 2002

본 논문에서는 다양한 응용을 위한 스마트카드 운영체제 시스템의 설계 및 구현 방법에 관해 기술한다. 스마트카드는 마이크로프로세서와 메모리를 가지는 독립적인 시스템인데, 전자 상거래와 전자화폐 등의 높은 보안성을 요구하는 다양한 응용에 사용될 수 있다. 스마트카드 운영체제는 스마트카드 기동의 베이스를 제공하고, 응용 프로그램을 제어하고 감독하는 역할을 수행한다. 스마트카드 운영체제가 EEPROM에 다양한 응용을 지원하기 위한 파일시스템을 생성하여 제어하여야 하고, 외부 장치와의 명령어 및 메시지를 통신할 수 있어야 하고, 명령어의 처리 및 응답 메시지를 생성할 수 있어야 하고, EEPROM에 파일 보안과 통신상의 보안 기능을 제공하여야 한다. 따라서, 본 논문에서는 카드와 터미널간의 인증(authentication), 다양한 응용을 위한 세션(session) 인증, 명령어 처리, 보안성 유지 등의 기능을 수행하는 스마트카드 운영체제 시스템을 설계하고 구현한다.