• 한국군사과학기술학회지
• /
• 제13권3호
• /
• pp.378-387
• /
• 2010

In this paper, we present new structure of wideband parabolic gain equalizer for TWT applied to printed circuit board. The gain equalizer is manufactured by using design variables of transmission line obtained from derived formulae. We compared the test results of two equalizers(reference equalizer and our equalizer). From that, we confirmed the validity of presented method. The presented equalizer is 1/3 times lighter, 1/2.7 times smaller and 1/10 times chipper than those of reference equalizer(Inmet company), respectively.

• Journal of the Optical Society of Korea
• /
• 제4권1호
• /
• pp.14-18
• /
• 2000

We have investigated gain flattening of EDFA systems with or without a gain equalizer for WDM long-haul transmission using a re-circulating EDFA loop. Without a gain equalizer, gain variation as small as 2.9 dB was achieved over the 10-nm band of a 100 cascaded EDFA system by the inversion principle. With a gain equalizer based on all-fiber acousto-optic tunable filters, two different config-urations of EDFAs were tested. For a single-stage EDFA scheme, the 21-nm band has shown 3.8 dB of gain variation at 17.4 ∼ 20.3 dB of OSNRs after the 100the stage of EDFAs. For a dual-stage EDFA scheme, a wider bandwidth of 34 nm has shown 3.6-dB variation after 40 cascaded EDFAs.

• 대한전자공학회논문지SP
• /
• 제41권4호
• /
• pp.131-139
• /
• 2004

본 논문에서는 opposite 필터를 적용한 가변 Q 디지털 그래픽 이퀄라이저를 제안한다. 그리고 제안한 이퀄라이저를 설계하는 방법을 제시한다. 본 논문에서 제안하는 가변 Q 이퀄라이저에서는 이퀄라이저의 성능을 개선하기 위해서 이득에 따라 이퀄라이저 필터의 Q-factor를 조정한다. 또한, opposite 필터의 Q-factor를 이득이 높아짐에 따라 완만하게 증가하도록 설정함으로써 opposite 필터가 대역간 간섭을 효과적으로 제거할 수 있게 한다. 실험을 통해 제안한 opposite 필터를 적용한 가변 Q 이퀄라이저는 사용자가 설정한 이득을 매우 충실하게 표현함을 보이겠다.

• 한국산학기술학회논문지
• /
• 제17권11호
• /
• pp.635-639
• /
• 2016

초고주파 대역에서 사용하는 소자들은 기생성분으로 인하여 주파수가 증가함에 따라 이득이 감소한다. 이러한 특성을 보상하기 위해 전자전과 같은 광대역 시스템에서는 반대의 기울기를 갖는 선형 이득 등화기가 필요하다. 본 논문에서는 18~40GHz 대역에서 사용할 수 있는 선형 이득 등화기를 설계하고 제작하였다. 설계와 제작의 오차를 줄이기 위하여 회로설계와 모멘텀 설계를 진행하였다. 구현 주파수 대역 내에서 가능한 기생성분을 최소화하기 위해 thin film 공정을 사용하였으며, 박막저항의 길이에 의한 파장 변화를 최소화하기 위해 100 ohm/square의 sheet resistance로 설계하였다. 본 선형 이득 등화기는 직렬 마이크로스트립 라인에 사분의 일 파장을 갖는 공진기를 저항으로 결합하는 구조이다. 모두 3개의 1/4 파장의 Short 공진기를 사용하였다. 제작된 선형 이득 등화기는 40GHz에서 -5dB 이상의 손실을 가졌으며, 18 ~ 40 GHz 대역에서 6dB 기울기를 나타내었다. 제작된 이득 등화기를 전자전 수신기와 같은 광대역 MMIC들이 다단으로 연결된 장치 내부에 사용한다면 주파수가 증가에 따른 이득 평탄도 악화를 감소시킬 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.64-70
• /
• 2009

0.13-um CMOS 공정을 이용하여 3GHz에서 6.2dB의 gain을 갖는 피드포워드 이퀄라이저를 구현하고 14.7dB의 감쇄를 갖는 7-m SATA 케이블을 통해 6Gbps의 데이터를 에러 없이 복원하였다. 제안한 이퀄라이저 회로는 varactor의 차동 연결을 통해서 기존 이퀄라이저에서 사용되는 varactor 면적의 1/4만을 사용하도록 설계되어 pad-frame에 집적할 수 있을 뿐만 아니라, 높은 동작 주파수 및 3.6mW의 낮은 전력 소모를 유지할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.405-410
• /
• 2012

This paper presents an inductorless 8-Gb/s adaptive passive equalizer with low-power consumption and small chip area. The equalizer has a tunable RC filter which provides high-frequency gain boosting and a limiting amplifier that restores the signal level from the filter output. It also includes a feedback loop which automatically adjusts the filter gain for the optimal frequency response. The equalizer fabricated in $0.18-{\mu}m$ CMOS technology can successfully equalize 8-Gb/s data transmitted through up to 50-cm FR4 PCB channels. It consumes 6.75 mW from 1.8-V supply voltage and occupies $0.021mm^2$ of chip area.

• 대한전자공학회논문지TC
• /
• 제45권10호
• /
• pp.59-64
• /
• 2008

본 논문은 6GHz에서 18GHz까지 동작하는 광대역 RF (송수신) 회로 시스템에 적용하기 위한 가변 선형 이득 등화기를 PIN 다이오드를 이용하여 설계하고 Thin Film 공정을 이용하여 $Al_2O_3$ (알루미나)기판에 제작하였다. 개발된 가변 선형 이득 등화기는 T형으로 동작 대역 내에서 $-7dB{\sim}-13dB$의 가변 기울기를 갖는다.

• Journal of information and communication convergence engineering
• /
• 제8권3호
• /
• pp.258-262
• /
• 2010

This paper represents design broadband impedance matching circuit for Coupler to improve power transfer efficiency in the broadband power line communication(BPLC) systems. The Butterworth gain function equalizer is used to design broadband matching circuit. A practical PLC Coupler impedance matching circuit is designed, and the characteristics for S11 and S21 of PLC Coupler are enhanced comparing with unmatched one. This is done by maximizing the power transfer gain from modem to the load.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.54-61
• /
• 2016

본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

• 한국컴퓨터산업학회논문지
• /
• 제3권1호
• /
• pp.27-34
• /
• 2002

네트워크와 IT산업의 급속한 발전과 더불어 정보통신에 대한 관심이 매우 커지고 있다. 정보통신 분야에서는 주로 디지털 신호가 사용되므로 아날로그 신호를 디지털 신호로 변환하여야 한다. 그러나 음성이나 영상과 같은 자연상태의 아날로그 신호가 디지털 신호로 변환될 때 발생하는 왜곡을 제거하는 것은 매우 어려운 과정이다. 원음 또는 각자 취향에 맞는 음질을 발생시키기 위해서 기존의 오디오 그래픽 이퀄라이저는 매우 복잡한 과정을 통하여 고차의 필터 계수 및 이득을 계산하였다. 그러므로 이러한 요구사항을 만족시키기 위해서 는 시스템이 복잡하여 경제성이 떨어지고 타 시스템 내부에 장착할 수가 없었다. 본 논문에서는 오디오 음질의 개선과 시스템 성능향상 및 내부 장착이 가능한 새로운 디지털 오디오 그래픽 이퀄라이저를 설계하였다. 또한 필터 계수 및 이득을 자동으로 처리함으로써 실시간 처리가 가능하고 음질이 향상되도록 하였다.