• 전자공학회논문지A
• /
• 제29A권8호
• /
• pp.34-40
• /
• 1992

This paper shows a new relational formula of multiplexing gain versus variable input bit rates useful for designing Nx1 ATM(Asynchronous Transfer Mode) multiplexer which mixes several asynchronous bit streams with different transmission rates. The relation between multiplexing gain and input bit stream speeds is derived from the occupied mean lenght(the width per unit time) of cells and the occupation probability of the number of cells at an arbitrary instant when the rates of the periodic cell strams change randomly. And the relation between multiplexing gain and variable bit rates from different number of input bit streams is analyzed accordingly. Under the condition of unlimited multiplexing speed, the more number of input bit streams increases, the bigger the multiplexing gain becomes. While for the case which restricts the multiplexing speed to a limited value, the multiplexing gain becomes smaller contrarily as the number of input bit streams continues too invrease beyond a boundary value. It is shown that for designing an ATM multiplexer according to the latter case, the combination of input bit streams should be determined such as its total bit rate is lower thean, but most apprpaximate to, the multiplexed output speed. Also the general formula evaluating the most significant parameters which should be needed to design the multiplexer is derived.

• 문화기술의 융합
• /
• 제6권4호
• /
• pp.819-824
• /
• 2020

본 논문에서는 차세대 디지털 회로 설계기술인 양자점 셀룰러 오토마타(QCA)를 이용하여 새로운 멀티플렉서를 제안한다. 디지털 회로 중 멀티플렉서는 입력 신호 중 하나를 선택하여 하나의 라인에 전달하는 회로이다. 이는 D-플립플롭, 레지스터, 그리고 RAM 셀 등 많은 회로에 쓰이므로 현재까지도 다양한 연구가 이루어지고 있다. 하지만 기존에 제안된 평면구조 멀티플렉서는 연결성을 고려하지 않아 큰 회로를 설계할 경우 비효율적으로 면적을 사용하게 된다. 기존에 다층구조로 제안된 멀티플렉서도 있으나 셀 간 상호작용을 고려하지 않아 필요면적이 여전히 높다. 이에 본 논문에서는 셀 간 상호작용을 이용하고, 다층구조를 이용하여 38% 면적축소, 17% 비용감소 그리고 연결성을 개선한 새로운 멀티플렉서를 제안한다.

• 한국산학기술학회논문지
• /
• 제12권5호
• /
• pp.2291-2293
• /
• 2011

본 논문에서는 유연성 있는 신호처리 방법으로 디지털 로직을 컴퓨터 논리연산 명령으로 구성하여 외부에서의 입력신호에 대응하는 논리연산의 결과를 입출력 채널을 통해 외부로 출력해 줄 수 있는 드라이브에 관한 연구이다. 이는 Decoder IC Multiplexer & Demulti Plexer, 기본 로직 IC 등의 가상구현 및 BIT출력이 가능한 디지털 신호원으로서의 기능이 가능하며 일반 산업체에서 유용하게 사용될 수 있으리라 사료된다.

• Journal of applied mathematics & informatics
• /
• 제5권3호
• /
• pp.643-658
• /
• 1998

In this paper we analyze the performance of a statistical ATM multiplexer with bursty input traffic and two thresholds in the buffer by using queueing model. Two priority levels are considered for source traffic which is modeled by Markov Modulated Poisson Process to represent the bursty characteristics. Service time distributions of two priority sources are assumed to be same and deterministic for ATM environment. The partial buffer sharing scheme with one threshold may experience a sensitive state change around the threshold. But the proposed multiplexer with two thresholds avoids this hysterical phenominon to improve the system operation.

• 전자공학회논문지A
• /
• 제30A권12호
• /
• pp.117-124
• /
• 1993

In this paper we propose a new thchnology mapping algorithm for multiplexer-based FPGA's The algorithm consists of three phases` First, it converts the logic functions and the basic logic mocule into BDD's. Second. it covers the logic function with the basic logic modules. Lastly, it reduces the number of basic logic modules used to implement the logic function after going through cell merging procedure. The binate selection is employed to determine the order of input variables of the logic function to constructs the balanced BDD with low level. That enables us to constructs the circuit that has small size and delay time. Technology mapping algorithm of previous work used one basic logic module to implement a two-input or three-input function in logic functions. The algorithm proposed here merges almost all pairs of two-input and three-input functions that occupy one basic logic module. and improves the mapping results. We show the effectiveness of the algorithm by comparing the results of our experiments with those of previous systems.

• 한국전자파학회논문지
• /
• 제14권4호
• /
• pp.393-400
• /
• 2003

본 논문에서는 EQM(Engineering Qualification Model)급 Ku 대역 위성 중계기용 입력 멀티플렉서 설계 및 결과에 대하여 언급하였다. 각 채널은 Circulator Chain구조를 이용하여 분리되었으며, 채널 대역내에서의 진폭 변화와 군지연 변화를 최소화하기 위하여 각각의 채널은 채널필터 외부에 등화기를 사용하였다. 위성중계기의 무게와 부피를 최소화하기 위하여 채널필터와 등화기 모두 이중모드로 설계하였다. 채널별 주파수 선택도를 높이기 위하여 채널 필터는 8차 타원 응답형으로 설계하였으며, 등화기는 2차 반사형으로 설계하였다. 온도 변화에 따른 특성 변화를 최소화하기 위하여 필터와 등화기의 공동(cavity), 슬롯, 튜닝나사는 INVAR36을 사용하여 제작하였다. 제작한 입력 멀티플렉서는 진동 시험, 열진공 시험, EMC 시험을 실시하였으며 시험결과 Ku 대역 위성 중계기에 적용 가능한 성능을 나타내었다.

• 디지털콘텐츠학회 논문지
• /
• 제18권5호
• /
• pp.881-888
• /
• 2017

다중화기를 이용한 논리설계는 구조적 디지털 시스템 설계에서 설계의 편리성과 유연성을 위한 유용한 방법으로 사용되어왔다. 본 논문에서는 다중화기(multiplexer : MUX) 기반 논리설계에서 종래의 연구들에서 세밀히 다루지 않았던 무정의 조건(don't care condition)이 논리최적화에 미치는 영향을 분석해보고 단일 다중화기 기반의 설계와 복수 다중화기 기반의 설계를 위한 무정의 조건의 활용방법을 제시한다. 특히 데이터 입력의 개수가 $2^m$개보다 적은 경우(선택선의 개수는 m개일 때)의 설계방법을 고찰한다. 제시하는 기법을 디지털논리설계 교육과 관련하여 최근 창의적 공학교육에서 크게 활용되고 있는 아두이노(Arduino)를 이용한 마이크로프로세서 설계와 연계하여 활용하는 방법에 대해서도 기술한다.

• 한국경영과학회지
• /
• 제24권3호
• /
• pp.83-91
• /
• 1999

In order to build and manage an ATM network effectively under several types of control methods, it is necessary to estimate the performance of the equipments in various viewpoints, especially of ATM multiplexer. As for the method to model the input stream into the ATM multiplexer, many researches have been done to characterize it by, such as, fluid flow, MMPP(Markov Modulated Poisson Process), or MMDP (Markov Modulated Deterministic Process). We introduce an MRP(Markov Renewal Process) to model the input stream which has proper structure to represent the burst traffic with high correlation. In this paper, we build a model for aggregated heterogeneous ON-OFF sources of ATM traffic by MRP. We make discrete time MR/D/1/B queueing system, whose input process is the superposed MRP and present a performance analysis by finding CLP(Cell Loss Probability). A simulation is done to validate our algorithm.

• Journal of electromagnetic engineering and science
• /
• 제3권2호
• /
• pp.140-146
• /
• 2003

In this paper, the design of a channel filter and its group-delay-and-amplitude equalizer is carried out for the Ka-band satellite transponder subsystem. The 8th order dual-mode filter is employed for high selectivity around the band-edges with an elliptic-integral function response and has an in-line configuration. The 2-pole, reflection-type, group-delay equalizer is designed and manufactured to reduce the group-delay and amplitude variation, which can be large for such a high order filter. It is noted that in both the filter and equalizer, adopting the dual-mode coupling mechanism leads to less mass and volume. Through measurement, the performance of the realized group-delay-equalized filter is shown to meet the equipment requirements and to be appropriate for the satellite input multiplexer.

• 전자공학회논문지A
• /
• 제31A권6호
• /
• pp.9-17
• /
• 1994

ATM (Asynchronous Transfer Mode) has a fixed-length packet transport scheme. It is one of the promising proposals in B-ISDN.Since the packet length is fixed, it can be potentially to perform the various service to users. In this paper, a queueing model for an ATM multip`exer loaded by CBR and ON/OFF input sources is considered, and the two-queue system which each type of input sources has a queue with a finite capacity is analyzed. The cell loss probabilities for a performance measures of ATM multiplexer are derived, and are also evaluated through numerical examples. As a result, the cell loss probability of ON/OFF sources for the queue size is rapidly decreased when the multiplexed number and burstiness are increased. Since cells of the CBR source have lower priority than cells of the ON/OFF source, cell loss probabilities of CBR sources are accordingly high independently of CBR cell arrival rate when the number of CBR sources is large.