• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.3
• /
• pp.639-644
• /
• 2011

By the development of the information superhighway, the current data communication system can be exchanged data quickly and precisely between subscribers. In this paper, LVTTL(Low Voltage Transistor Transistor Logic), Using the fundamental one logic at several kinds of used in communication systems, the LVTTL transmission characteristics were measured by according to the change data transfer rate and the transmission line length. Because the transmission line length required on the current system is 30cm, We analysed LVTTL data transfer characteristics according to the transmission line length required on the current system. The amplitude level of LVTTL at 10Mbps is 3V and 50Mbps is 2.2V and 100Mbps is 2V and 125Mbps is 1.5V and 150Mbps is 1.4V. The length of transmission line 30cm was stable state up to 100Mbps data transfer rate.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.05a
• /
• pp.260-263
• /
• 2009

데이터 통신에 있어 고속 스위칭 시스템의 발달로 더 많이, 빠르고, 정확하게 상호간의 정보를 교환하게 되었다. 본 논문에서는 여러 시스템에 잇어 FPGA의 중요성이 더욱 더 증가되고 있으므로 어느 특성화된 Logic중 가장 기초가 되는 LVTTL Logic의 특성을 분석하여 시스템 설계에 있어 참고가 될 수 있도록 한다. 신호전달 특성 분석을 위해 PCB를 제작하였고 전송선로의 손실을 막기 위해 PCB 상에 각각 30cm, 60cm, 120cm의 패턴을 만들어 데이터 전송속도의 변화와 선로의 길이 변화에 따른 특성을 측정 분석하였다. 시스템 설계에 있어서 전송선로의 길이가 30cm일 경우 데이터 전송속도 100Mbps까지 안정하게 보냄을 알 수 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.7
• /
• pp.1069-1072
• /
• 2002

고도로 발달된 정보화 시대에서 우리가 원하는 정보를 짧은 시간, 적은 비용으로 서로 주고 받기 위해서는 이것에 맞는 시스템이 요구된다. 반도체 chip의 대용량과 고속화됨으로써 TTL, ,LVTTL등이 data 100Mbps 정도를 안전하게 전달 할 수 있는 능력이 있으므로 그 이상을 전달할 수 있는 새로운 Logic level이 필요하게 되었다. 이에 맞추어 신호 level의 여러 가지 중 본 논문에서는 Virtex II XC2V 1000 FF896을 이용하여 Differential I/O LVDS( Low Voltage Differential Signaling ) level 특성을 clock, Data와의 전송관계를 Eye_Pattern을 통해 살펴보았다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2002.11a
• /
• pp.473-476
• /
• 2002

고도로 발달된 정보화 시대에서 우리가 원하는 정보를 짧은 시간, 적은 비용으로 서로 주고받기 위해서는 이것에 맞는 시스템이 요구된다. 반도체 chip의 대용량과 고속화됨으로써 TTL, LVTTL 등이 data 100Mbps 정도를 안전하게 전달 할 수 있는 능력이 있으므로 그 이상을 전달할 수 있는 새로운 Logic level이 필요하게 되었다. 이에 맞추어 신호 level의 여러 가지 중 본 논문에서는 Virtex II XC2V 1000 FF896을 이용하여 Differential I/O LVDS(Low Voltage Differential Signaling) level 특성을 clock, Data와의 전송 관계를 Eye_Pattern을 통해 살펴보았다.