• 한국컴퓨터정보학회논문지
• /
• 제18권12호
• /
• pp.1-9
• /
• 2013

비록 멀티 페이지 TLB는 성능을 향상시키는데 효과적이지만, 운영체제의 도움을 통한 기존의 방법은 사용자 응용 프로그램에서는 멀티 페이지를 사용할 수 없는 치명적인 단점을 가진다. 이에 본 논문에서는 운영체제의 지원 없이 멀티 페이지를 이용하여 고성능과 저전력을 얻을 수 있는 새로운 멀티 TLB 구조를 제안한다. 제안된 TLB는 작은 페이지를 위한 TLB와 큰 페이지를 위한 TLB로 구성되며, 모두 완전연관 뱅크 구조를 가지고 있다. 작은 페이지를 지원하는 S-TLB(Small TLB)는 큰 페이지를 지원하는 L-TLB(Large TLB)에서 추출된 작은 페이지를 저장하게 되며, L-TLB는 CPU로부터 요청된 작은 페이지를 포함한 큰 가상 페이지 주소를 저장하게 된다. CPU가 요청한 가상주소의 특별한 한 비트와 두 비트를 이용하여 S-TLB와 L_TLB의 각각의 하나의 뱅크만이 접근되며, 동시에 접근되는 엔트리 수 감소에 의해 에너지 소비를 줄일 수 있다. 또한 본 논문에서 효과적인 성능향상을 위해 간단한 1비트 LRU 정책을 제안하였다. 제안된 LRU 정책은 각 TLB 엔트리에 추가적인 1 비트를 사용하여 최근에 참조된 블록을 나타낸다. 이 방법은 간단하게 L-TLB로부터 가장 최근에 참조된 페이지를 선택할 수 있다. 시뮬레이션 결과에 따르면, 제안된 구조는 완전연관 사상 TLB, Dual TLB 그리고 ARM TLB에 비해 76%, 57%, 그리고 6%의 에너지*지연시간을 줄일 수 있었다.

• 대한임베디드공학회논문지
• /
• 제17권1호
• /
• pp.59-65
• /
• 2022

Virtual memory is used as the method to ensure the safety of the system through memory protection in the real-time system. TLB miss caused by using virtual memory makes the real-time system WCET more pessimistically. TLB lockdown can be applied as a method to improve this problem. However, processors with limited TLB lockdown entries, a selection criterion is needed to efficiently utilize the TLB lockdown entry. In this paper, the most frequently accessed virtual pages in the process are applied to the TLB lockdown by analyzing memory profiling. The results showed that micro data TLB miss stall cycle and main data TLB miss stall cycle of the processor decreased by at least 4.7% and up to 29.7%.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권4호
• /
• pp.232-243
• /
• 2002

TLB(translation lookaside buffer) 성능 향상을 위한 전형적인 방법으로 TLB로 하여금 더 많은 엔트리 수를 지원하는 방법, 페이지 크기를 증대시키는 방법, 그리고 다중 페이지 크기를 지원하는 방법이다. 현재 TLB 성능을 높이기 위한 가장 좋은 방법으로 다중 페이지 크기를 지원하는 연구가 효과적이다. 다중 페이지 크기를 지원하는 방법들 중에서 가장 적합한 것은 운영체제나 컴파일러로부터 일정한 정보를 받아서 가장 적합한 페이지 크기를 TLB에 할당하는 것이다. 그러나 운영체제의 시스템 영역에서 는 이러한 방식이 가능하나 사용자 영역에서는 현실적으로 이러한 방식을 지원하기 어렵기 때문에 우리는 사용자 영역까지 운영체제의 지원 없이 이중 페이지를 지원할 수 있는 새로운 TLB 구조를 제안하고자 한다. 고성능을 보장하기 위한 방법으로 이중페이지를 하드웨어 방식으로 지원하는 방식을 제시하고, 또한 저전력의 효과를 높이기 위하여 하나의 완전 연관 TLB를 두 개의 서버 TLB로 나누는 방식을 사용하였다. 이러한 두 가지 방식을 내장형 프로세서에 적합하도록 하나로 집적화 하여 저전력과 고성능의 효과를 모두 얻을 수 있었다. 시뮬레이션 결과에 따르면 적은 엔트리만을 사용하고도 높은 성능 향상효과를 얻을 수 있으며 또한 완전 연관 TLB에 비해 거의 50%이상 소비전력을 줄이는 효과를 얻을 수 있다.

• 한국정보처리학회논문지
• /
• 제3권1호
• /
• pp.118-126
• /
• 1996

메모리의 계층적 구조는 메모리의 접근 속도를 개선하고 프로그래밍 공간을 확장 하는데 유용한 메카니즘이다. 그러나 이 구조는 데이타의 참조를 위해서 적어도 두번- 주소 변환을 위한 TLB 와 원하는 데이타를 위한 데이타 캐시-의 메모리 접근이 필요하다. 만약 캐시의 크기가 가상 메모리의 페이지 크기와 캐시 메모리의 연관 정도의 곱보다 커지면 TLB접근과 데이타 캐시의 접근을 병렬로 수행하기 어려우며, 따라서 프로세서 타이밍의 임계 경로가 길어져 성능에 영향을 미친다. 이들의 병렬 접근을 성취하기 위하여 직접 사상 TLB와 조그마한 완전 연관 사상 TLB를 결합하나 혼합 사상 TLB를 제 안한다. 전자는 TLB 접근에 따른 지연시간을 줄 일 수 있으며 후자는 전자로부터 발생한 충돌 부재를 제거할 수 있게 된다. 트레이스 구동 모의 실험 결과에 의하면 제안된 TLB 는 4개의 엔트리로만 구성된 완전사상 TLB를 추가하더라도 부재율의 상승에 의한 영향이 주소변환에 따른 지연시간 축소에 위하여 상쇄되므로 효과적이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.42-44
• /
• 2000

TLB 성능을 높이기 위한 기존의 3가지 주요 연구방향은, TLB 엔트리 계수를 최대한 증대 시키는 방법, 페이지 크기(page size)를 크게 증대 시키는 방법, 다중 페이지 크기(multiple page sizes)을 지원하는 방법 등의 연구가 제시되어 왔다. 이러한 방법들 중 다중 페이지 크기를 지원하는 방법이 가장 우수한 성능을 제공하는 방법이지만, 이작 어떠한 운영체제(operting system)도 다중 페이지를 사용자(user) 영역까지 지원하고 있지는 않은 상태이다. 따라서 다중 페이지의 효과를 살리기 위해 운영체제의 도움 없이 이중 페이지를 지원하면서 낮은 가격(low cost)으로 높은 성능(high performance) 향상을 보일 수 있는 새로운 듀얼(dual) TLB 구조와 운영 방법을 제안하고자 한다. 제안하는 듀얼 TLB 구조는 작은 페이지 크기( small page size)를 지원하는 완전 연관TLB와 큰 페이지 크기(large page size)를 지원하는 완전 연관TLB로 구성된다. 제시된 구조는 기존의 많은 엔트리 개수를 지원하는 TLB와의 성능 비교분석 결과를 통해 볼 때, 작은 엔트리 개수를 가지면서도 거의 같은 성능을 보임을 알 수 있다. 또한 동일 한 TLB 면적 크기로 기존 방식의 접근 실패율을 90%정도 감소시키는 성능을 제시하였다.

• 한국정보처리학회논문지
• /
• 제5권3호
• /
• pp.620-632
• /
• 1998

본 논문에서는 S/w 관리 TLB(Translation Lookaside Buffer)의 실패 패널티를 감소시키기 위하여 사용될 TLB 엔트리를 선인출하여 S/W관리 TLB의 초기 접근 실패를 감소시키는 새로운 기법을 제시한다. 이 방법은 특별한 응용 프로그램에만 동작하는 것은 아니다. 제안하는 방법의 핵심은 임의의 페이지에 대한 첫 번째의 TLB 접근 전에 선인출 명령어를 수행하여 TLB 실패 분류법을 제안하고, 이를 이용한 알고리즘과 구현방법을 기술하며, 정량적인 분석에 의해 제안한 기법이 S/W 관리 TLB의 성능 향상을 위한 유효한 기법임을 보인다. 또 제안한 방법이 S/W 관리 TLB에서 버스 트래픽을 감소시키는 부가적인 장점에 대해 논한다.

• Journal of Chest Surgery
• /
• 제32권2호
• /
• pp.164-170
• /
• 1999

배경: 미만성 침윤성 폐질환의 확진을 위해 많은 환자들에게 폐생검이 시행되고 있다. 개흉 폐생검에서의 작은 절개로 얻을 수 있는 제한된 시야와는 달리, 흉강경을 통한 폐생검은거의 전 폐실질을 관찰한 후 생검할 수 있는 장점과 전통적인 개흉으로 생길 수 있는 유병률을 감소시킬 수 있다는 장점을 가지고 있다. 본 연구에서는 미만성 침윤성 폐질환의 진단에 있어, 흉강경 폐생검(TLB)과 개흉 폐생검(OLB)을 효율성과 안전성의 측면에서 비교하였다. 대상 및 방법: 1993년 3월부터 1997년 8월까지 81명의 환자에게 폐생검을 시행하였으며, 이 중 51명에게 기존의 개흉 폐생검을, 30명에게는 비디오 흉강경 폐생검을 시행하였다. 결과:수술 시간은 TLB에서 63분, OLB에서 79분이었고(p=0.04), 생검 조직 절편의 크기(TLB 7.8 cm3, OLB 6.9 cm3 : p=0.72)와 진단률(TLB 100%, OLB 96%)은 두 군간의 차이가 없었다. 술후 재원 일수는 TLB에서 OLB보다 유의하게 짧았고(TLB 13일, OLB 22일 : p=0.01), 흉관 거치일, 진통제 투여 횟수는 차이가 없었으나 진통제 투여 기간은 TLB에서 유의하게 짧았다(TLB 2.5일, OLB 5.2일, p=0.05). 합병증은 TLB에서 2례(6.67%), OLB에서 4례(7.84%)가 있었으며, 두 군 모두에서 수술로 인한 사망례는 없었다. 결론: 흉강경 폐생검이 미만성 침윤성 폐질환의 진단에 있어서, 기존의 개흉 폐생검의 훌륭한 대안이 될 수 있다고 생각한다.

• 정보처리학회논문지A
• /
• 제14A권1호
• /
• pp.47-54
• /
• 2007

본 논문은 내장형 프로세서의 소비 전력을 줄이기 위한 저전력 TLB 구조를 제안하고자 한다. 제안된 TLB는 다수의 뱅크로 구성되어지며, 각각의 뱅크들은 하나의 블록 버퍼와 하나의 비교기를 포함한다. 블록 버퍼와 메인 뱅크는 특정 비트를 이용하여 선택적으로 접근이 가능하다. 그러므로 필터링 구조처럼 블록 버퍼에서 적중이 발생하면 메인 TLB 뱅크의 구동 소비 전력이 없고 단지 하나의 엔트리로 구성된 블록 버퍼에 의한 소비 전력만 발생함으로써 소비 전력을 효과적으로 줄일 수 있다. 또한 다른 계층적 구조와는 달리 이중 사이클에 대한 오버헤드가 1%로써 거의 무시 가능하다. 이에 반해 대표적인 계층 구조인 필터 구조의 경우 대략 5%이상 발생하게 되며, 제안된 구조와 동일한 구조를 가지지만 연속적 접근 판별 알고리즘을 사용하지 않은 동일한 구조의 블록 버퍼-뱅크 구조의 경우 15% 이상의 이중 사이클 오버헤드가 발생하게 된다. 이러한 이중 사이클은 프로세서의 성능 저하를 초래함으로써 데이터의 경우 특히 적용이 어려운 단점으로 지적되었다. 소비 전력의 감소 효과는 기존 완전 연관 구조에 비해 95%, 필터 구조에 비해 90%, 연속적 접근 판별 알고리즘 사용하지 않은 동일 구조에 비해 40%의 소비 전력 감소 효과를 얻을 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(A)
• /
• pp.555-558
• /
• 2011

하드웨어의 발전으로 인하여 한 머신에 장착되는 물리 메모리의 크기가 점차로 커지고 있으며, 가상화 기술과 같은 서버 통합 워크로드가 일반화됨에 따라 개별 응용프로그램의 working set size 또한 증가하고 있다. 하지만 가상주소에 대한 물리주소 변환의 cache인 TLB(Translation Look-aside Buffer)의 커버리지는 물리 메모리 크기가 커짐에 따라 점차 줄어들어 TLB miss가 발생하여 메모리 접근이 느려질 가능성이 더욱 높아지고 있다. 본 논문에서는 계층적 비트맵을 사용하는 TLB 표현 방법을 이용하여 TLB 커버리지를 높이는 하드웨어적인 기법을 제안하고, 이에 적합한 운영체제 기법을 제안한다.

• 정보처리학회논문지A
• /
• 제14A권2호
• /
• pp.117-124
• /
• 2007

최근 IT서비스 분야에서는 서비스들간의 자유로운 융.통합이 이슈로 부각되고 있으며 이를 위해 많은 소프트웨어 개발 벤더들은 SOA(Service-Oriented Architecture)기반의 통합 서비스 플랫폼을 제시하고 있다. 그러나 이러한 서비스 플랫폼들은 주로 엔터프라이즈 어플리케이션을 대상으로 하며 대규모의 복잡한 시스템에만 적재되어 운용되고 있다. 즉, 서비스 융.통합의 관점은 상위 수준의 서비스 어플리케이션에 초점을 맞추고 있으며 하위 수준의 임베디드 소프트웨어 분야는 고려되지 않고 있는 실정이다. 기존 서비스들과 최근 도입되고 있는 임베디드 소프트웨어 기술 기반의 서비스들과의 융.통합을 위해서는 장치에 대한 서비스화를 지원하는 기술이 필요하다. 본 논문에서는 임베디드 장치의 서비스화를 지원하는 SOA기반의 확장 가능한 구조를 가진 동적 서비스 연결 프레임워크를 제시한다. 또한 임베디드 보드 기반의 로봇 장치에 구현한 프레임워크를 적재하여 외부의 이기종 서비스나 장치들과의 다양한 상호작용을 데모 시나리오를 통하여 보여준다.