• 마이크로전자및패키징학회지
• /
• 제27권1호
• /
• pp.67-73
• /
• 2020

본 논문에서는 FEM(유한요소) 기법을 사용하여 FCCSP용 임베디드 PCB의 캐비티 구조와 프리프레그 재료의 종류에 따라 PCB에서 발생한 warpage와 von Mises 응력 해석을 수행하였다. 유한요소 해석에는 1/2 substrate 모델과 정적해석이 적용되었다. warpage 해석 결과에 의하면 칩이 실장되는 캐비티와 칩의 간격이 증가할수록 warpage가 증가하였고, 탄성계수와 열팽창계수가 높은 프리프레그 재료를 적용했을 때 warpage가 증가하였다. 응력의 해석결과에 따르면 칩이 실장되는 캐비티와 칩의 간격의 영향은 프리프레그 재료에 따라 다르게 나타났다. 즉 열팽창계수가 코어재료보다 월등히 높은 재료를 적용했을 때 칩이 실장되는 캐비티와 칩의 간격이 증가할수록 응력이 증가하였고, 열팽창계수가 코어재료보다 낮은 프리프레그를 적용하면 응력이 감소하였다. 이와 같은 결과는 신뢰성 관점에서 실장된 칩이 실장되는 캐비티의 구조와 프리프레그 재료간 상관관계가 있음을 시사하고 있다.

• 마이크로전자및패키징학회지
• /
• 제20권3호
• /
• pp.63-69
• /
• 2013

Package on Package(PoP)용 하부 패키지에 대해 플립칩 본딩으로 칩을 기판에 실장한 패키지와 die attach film(DAF)을 사용하여 칩을 기판에 접착한 패키지의 warpage 특성을 비교하였다. 플립칩 본딩으로 칩을 기판에 실장한 패키지와 DAF를 사용하여 칩을 기판에 실장한 패키지는 솔더 리플로우 온도인 $260^{\circ}C$에서 각기 $57{\mu}m$와 $-102{\mu}m$의 warpage를 나타내었다. 상온에서 $260^{\circ}C$ 사이의 온도 범위에서 플립칩 실장한 패키지는 $-27{\sim}60{\mu}m$ 범위의 warpage를 나타내는 반면에, DAF 실장한 패키지는 $-50{\sim}-153{\mu}m$ 범위의 warpage를 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.59-66
• /
• 2018

본 논문에서는 수치해석을 사용하여 반도체용 패키지에 적용된 인쇄회로기판 (PCB(printed circuit board)) 구조를 다층 구조의 소재 특성을 모델링한 것과 단일 구조라고 가정한 모델링을 적용하여 warpage를 해석함으로써 단일 구조 PCB 모델링의 유용성을 분석하였다. 해석에는 3층과 4층 회로층을 갖는 PCB가 사용되었다. 또한 단일 구조 PCB의 재료 특성값을 얻기 위해 실제 제품을 대상으로 측정을 수행하였다. 해석 결과에 의하면 PCB를 다층 구조로 모델링한 경우에 비해 단일 구조로 모델링한 경우에 warpage가 증가하여 PCB 구조의 모델링에 따른 warpage 분석결과가 분명한 유의차가 있었다. 또한, PCB의 회로층이 증가하면 PCB의 기계적 특성인 탄성계수와 관성모멘트가 증가하여 패키지의 warpage가 감소하였다.

• 마이크로전자및패키징학회지
• /
• 제28권4호
• /
• pp.31-39
• /
• 2021

본 논문에서는 FEM(유한요소법)을 사용하여 PoP (Package on Package)용 PCB를 unit(유닛)과 substrate(서브스트레이트)로 분리한 warpage 해석과 warpage에 미치는 층별 두께의 영향도 분석과 층별 두께 조건을 다구찌법에 의한 SN비(Signal-to-Noise ratio)로 분석하였다. 해석 결과에 의하면 유닛 PCB는 회로층의 영향이 대단히 높았는데 특히 외층의 영향도가 높았다. 반면에 서브스트레이트 PCB는 회로층의 영향도가 높았으나 유닛 PCB에 비해 상대적으로 낮았으며 오히려 솔더 레지스트의 영향도가 증가하였다. 따라서 유닛 PCB와 서브스트레이트 PCB를 동시에 고려하여 PoP PCB의 층별 구조는 외부와 내부 회로층은 두껍게, 윗면 솔더 레지스트는 얇게 설계하고 바닥면 솔더 레지스트의 두께를 5 ㎛와 25 ㎛ 사이의 두께를 선정하는 바람직하다.

• 반도체디스플레이기술학회지
• /
• 제22권4호
• /
• pp.124-130
• /
• 2023

Recently, fan out wafer level packaging, which enables high integration, miniaturization, and low cost, is being rapidly applied in the semiconductor industry. In particular, FOWLP is attracting attention in the mobile and Internet of Things fields, and is recognized as a core technology that will lead to technological advancements such as 5G, self-driving cars, and artificial intelligence in the future. However, as chip density and package size within the package increase, FOWLP warpage is emerging as a major problem. These problems have a direct impact on the reliability and electrical performance of semiconductor products, and in particular, cause defects such as vacuum leakage in the manufacturing process or lack of focus in the photolithography process, so technical demands for solving them are increasing. In this paper, warpage simulation according to the thickness of FOWLP material was performed using finite element analysis. The thickness range was based on the history of similar packages, and as a factor causing warpage, the curing temperature of the materials undergoing the curing process was applied and the difference in deformation due to the difference in thermal expansion coefficient between materials was used. At this time, the stacking order was reflected to reproduce warpage behavior similar to reality. After performing finite element analysis, the influence of each variable on causing warpage was defined, and based on this, it was confirmed that warpage was controlled as intended through design modifications.

• Design & Manufacturing
• /
• 제6권1호
• /
• pp.67-72
• /
• 2012

Most of the plastics products have been manufactured by injection molding. Molding trouble in injection-molded parts is caused by changing a molding product and molding process condition, etc. In this study, warpage in the injection molded part have been studied. Specimens are rectangular flat shape with and without ribs. Non-crystalline resins (ABS+GF30%, PC+GF30%) and crystalline resins (PP+GF30%, PA66+GF30%) were used for material. Flat shape ribs showed higher warpage than flat shape without rib by 10 to 41%. the specimens with ribs that are located parallel to flow direction has higher warpage than the specimens with rib that are located perpendicular to flow direction by 11 to 50%. crystalline resins have higher warpage than non-crystalline resins by 22 to 78%. Warpage decreases as packing time increases as injection temperature increases.

• 마이크로전자및패키징학회지
• /
• 제23권1호
• /
• pp.17-22
• /
• 2016

플렉서블 OLED는 매우 다양한 유기(organic) 및 무기 물질로 이루어져 있으며, 각 층을 증착하는 과정에 의하여 고온에 의한 휨(warpage)이 발생한다. 휨으로 인하여 발생한 굽힘 변형은 후속 공정에 많은 영향을 미치며, 궁극적으로 생산 수율 및 신뢰성을 저하시킨다. 본 연구에서는 플렉서블 OLED 소자의 고온 환경신뢰성 시험 및 공정 단계에서 발생하는 휨 변형을 수치해석을 이용하여 예측하였으며 실험 결과와 비교하였다. 이를 통하여 휨에 가장 큰 영향을 미치는 재료를 파악하고, 궁극적으로 휨을 최소화 함으로써 플렉서블 OLED의 신뢰성을 향상시키고자 하였다. 휨의 측정 및 수치해석 결과, 편광 필름과 베리어 필름이 휨에 많은 영향을 줌을 알 수 있었으며, OCA가 휨에 미치는 영향은 미미하였다. 플렉서블 OLED의 휨에 가장 큰 영향을 주는 소재는 plastic cover이였으며, 휨을 최소화하기 위한 plastic cover 소재의 최적 물성을 실험계획법으로 계산한 결과, 탄성 계수는 4.2 GPa, 열팽창계수는 $20ppm/^{\circ}C$ 일 경우 플렉서블 OLED의 휨은 1 mm 이하가 됨을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.49-60
• /
• 2010

최근 휴대폰, PDA 등과 같은 모바일 전자 기기들의 사용이 급증하면서 다기능, 고성능, 초소형의 패키지가 시장에서 요구되고 있다. 따라서 사용되는 패키지의 크기도 더 작아지고 얇아지고 있다. 패키지에 사용되는 실리콘 다이 및 기판의 두께가 점점 얇아지면서 휨 변형, 크랙 발생, 및 기타 여러 신뢰성 문제가 크게 대두되고 있다. 이러한 신뢰성 문제는 서로 다른 패키지 재료의 열팽창계수의 차이에 의하여 발생된다. 따라서 초박형의 패키지의 경우 적절한 패키지물질과 두께 및 크기 등의 선택이 매우 중요하다. 본 논문에서는 현재 모바일 기기에 주로 사용되고 있는 CABGA, fcSCP, SCSP 및 MCP (Multi-Chip Package) 패키지에 대하여 휨과 응력의 특성을 수치해석을 통하여 연구하였다. 특히 휨 현상에 영향을 줄 수 있는 여러 중요 인자들, 즉 EMC 몰드의 두께 및 물성(탄성계수 및 열팽창 계수), 실리콘 다이의 두께와 크기, 기판의 물성 등이 휨 현상에 미치는 영향을 전반적으로 고찰하였다. 이를 통하여 휨 현상 메커니즘과 이를 제어하기 위한 중요 인자를 이해함으로써 휨 현상을 최소화 하고자 하였다. 휨 해석 결과 가장 큰 휨 값을 보인 SCSP에 대하여 실험계획법의 반응표면법을 이용하여 휨이 최소화되는 최적 조합을 구하였다. SCSP 패키지에서 휨에 가장 큰 영향을 미치는 인자는 EMC 두께 및 열팽창 계수, 기판의 열팽창계수, 그리고 실리콘 다이의 두께였다. 궁극적으로 최적화 해석을 통하여 SCSP의 휨을 $10{\mu}m$로 줄일 수 있음을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제25권1호
• /
• pp.41-45
• /
• 2018

기술의 발전과 전자기기의 소형화와 함께 반도체의 크기는 점점 작아지고 있다. 이와 동시에 반도체 성능의 고도화가 진행되면서 입출력 단자의 밀도는 높아져 패키징의 어려움이 발생하였다. 이러한 문제를 해결하기 위한 방법으로 산업계에서는 팬아웃 웨이퍼 레벨 패키지(FO-WLP)에 주목하고 있다. 또한 FO-WLP는 다른 패키지 방식과 비교해 얇은 두께, 강한 열 저항 등의 장점을 가지고 있다. 하지만 현재 FO-WLP는 생산하는데 몇 가지 어려움이 있는데, 그 중 한가지가 웨이퍼의 휨(Warpage) 현상의 제어이다. 이러한 휨 변형은 서로 다른 재료의 열팽창계수, 탄성계수 등에 의해 발생하고, 이는 칩과 인터커넥트 간의 정렬 불량 등을 야기해 대량생산에 있어 제품의 신뢰성 문제를 발생시킨다. 이러한 휨 현상을 방지하기 위해서는 패키지 재료의 물성과 칩 사이즈 등의 설계 변수의 영향에 대해 이해하는 것이 매우 중요하다. 이번 논문에서는 패키지의 PMC 과정에서 칩의 두께와 EMC의 두께가 휨 현상에 미치는 영향을 유한요소해석을 통해 알아보았다. 그 결과 특정 칩과 EMC가 특정 비율로 구성되어 있을 때 가장 큰 휨 현상이 발생하는 것을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제27권3호
• /
• pp.89-93
• /
• 2020

반도체 패키지의 경박단소화로 인해 발생하는 복잡한 휨 거동은 내부 응력을 발생시켜 박리나 균열과 같은 다양한 기계적인 결함을 야기한다. 이에 따른 수율 감소를 막기 위해 휨 거동을 정확하게 예측하려는 노력은 다양한 측면에서 그 접근이 이루어지고 있다. 이 중 패키지를 구성하는 주 재료인 실리콘 웨이퍼는 일반적으로 균질한 물질로 취급되어 열에 의한 휨 거동은 전혀 없는 것으로 묘사된다. 그러나 실리콘을 얇게 가공하기 위해서 진행되는 그라인딩과 폴리싱에 의해 상온에서 휨이 발생한다는 사실이 보고되어 있고, 이는 표면에 형성되는 damage layer가 두께 방향으로 불균질함을 발생시키는 것으로부터 기인한다. 이에 본 논문에서는 반도체 패키징 공정 중 최고온 공정 과정인 solder reflow 온도에서 단면 연마된 웨이퍼가 나타내는 휨 거동을 측정하고, 이러한 휨 량이 나타나는 원인을 연마된 면과 그렇지 않은 면의 열팽창계수를 측정함으로써 밝혀내었다. 측정에는 미세 변형률과 형상이 모두 측정 가능한 3차원 디지털 이미지 상관법(Digital Image Correlation; DIC)을 이용하였다.