• Molecules and Cells
• /
• 제27권5호
• /
• pp.497-502
• /
• 2009

In mouse embryos, somite formation occurs every two hours, and this periodic event is regulated by a biological clock called the segmentation clock, which involves cyclic expression of the basic helix-loop-helix gene Hes7. Hes7 expression oscillates by negative feedback and is cooperatively regulated by Fgf and Notch signaling. Both loss of expression and sustained expression of Hes7 result in severe somite fusion, suggesting that Hes7 oscillation is required for proper somite segmentation. Expression of a related gene, Hes1, also oscillates by negative feedback with a period of about two hours in many cell types such as neural progenitor cells. Hes1 is required for maintenance of neural progenitor cells, but persistent Hes1 expression inhibits proliferation and differentiation of these cells, suggesting that Hes1 oscillation is required for their proper activities. Hes1 oscillation regulates cyclic expression of the proneural gene Neurogenin2 (Ngn2) and the Notch ligand Delta1, which in turn lead to maintenance of neural progenitor cells by mutual activation of Notch signaling. Taken together, these results suggest that oscillatory expression with short periods (ultradian oscillation) plays an important role in many biological events.

• 한국측량학회지
• /
• 제36권6호
• /
• pp.621-628
• /
• 2018

GPS (Global Positioning System)를 이용하여 위치를 결정하기 위해서는 4개 이상의 가시위성이 있어야 한다. 하지만 도심지역과 같은 환경에서는 이러한 조건을 만족하기 어려운 경우도 있다. 특히, 가시위성이 3개뿐인 경우 외부로부터 위치결정에 필요한 시계오차정보를 활용하는 측위기법이 대안으로 사용되기도 한다. 본 연구에서는 먼저 수신기 시계오차특성을 분석한 후 시계오차의 보간에 적합한 방법으로 LSC (Least-Squares Collocation)을 제안하였다. 실험을 위해 국내 상시관측소와 상시관측소 근처에 설치된 수신기로부터 수신된 GPS 데이터를 이용하였다. DGPS (Differential GPS)기법을 통해 먼저 시계오차를 계산했으며 효율적인 보간을 위해 구간을 나눈 후 보간하는 방법을 적용하였다. 시계오차의 계산이 불가능한 epoch에 대해 LSC 보간법을 적용함으로써 시계오차를 계산하였다. 실험결과를 분석하기 위해 원래 데이터로부터 계산된 시계오차와 보간된 시계오차와의 차이인 잔차를 계산하였다. 계산결과 잔차의 평균은 0.24m 그리고 표준편차는 0.49m로 충분한 정확도의 확보가 가능한 것으로 판단된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (하)
• /
• pp.1383-1386
• /
• 2001

Internet 이용자의 급격한 증가와 광대역 통신망(B-ISDN) 구축의 확산에 따라 ATM(Asynchronous Transfer Mode)망 접속장치의 큰 수요가 기대되며, 또한 ATM망 접속장치의 성능 향상도 요구되고 있다. 기존의 연구들은 컴퓨터 프로그램의 메모리에 대한 참조가 지역적이라는 특성을 이용한 가상 메모리의 효율적인 페이지 교체 알고리즘 및 캐쉬 처리 방안들이 진행되어 왔다. 본 논문은 ATM 프로토콜 프로세서를 설계하는데 있어 네트워크 트래픽의 지역성(Locality of Reference)을 고려한 캐쉬 메모리 구조를 적용하여 보다 향상된 ATM 셀 수신이 가능하도록 한다. ATM 셀의 가상 패스 식별자/가상 채널 식별자(VPI/VCI)를 캐쉬 처리함으로써, 패킷을 분해, 재조립(Segmentation and Reassembly)할 때 관련 테이블의 검색 시간을 줄일 수 있다. 캐쉬 메모리 적용으로 인한 성능 향상을 평가하기 위해 ATM NIC 프로세서와 내부 캐시 메모리 그리고, 외부 SRAM 사이에 셀 수신 정보의 Read 와 Write에 드는 시간 비용(System Clock Cycle)을 캐시의 Hit 또는 Miss 등에 따라 구분하고, 이를 기반으로 한 시뮬레이터에 3 종류의 ATM 셀 스트림을 가하여 각각에 대해 평균 셀 처리시간, 데이터 버스의 트래픽 비율 그리고, 히트율의 3가지 평가요소를 측정하고, 비교하였다.

• ETRI Journal
• /
• 제32권4호
• /
• pp.493-502
• /
• 2010

The operation time of an encoder is one of the critical implementation issues for satisfying the timing requirements of Long Term Evolution (LTE) systems because the encoder is based on binary operations. In this paper, we propose a design and implementation of a latency efficient encoder for LTE systems. By virtue of 8-bit parallel processing of the cyclic redundancy checking attachment, code block (CB) segmentation, and a parallel processor, we are able to construct engines for turbo codings and rate matchings of each CB in a parallel fashion. Experimental results illustrate that although the total area and clock period of the proposed scheme are 19% and 6% larger than those of a conventional method based on a serial scheme, respectively, our parallel structure decreases the latency by about 32% to 65% compared with a serial structure. In particular, our approach is more latency efficient when the encoder processes a number of CBs. In addition, we apply the proposed scheme to a real system based on LTE, so that the timing requirement for ACK/NACK transmission is met by employing the encoder based on the parallel structure.

• 정보보호학회논문지
• /
• 제28권2호
• /
• pp.457-469
• /
• 2018

본 연구에서는 망혼용단말(Multi-homed host)이 사라지지 않는 근본원인과 위험성을 알아보았다. 또한, 지금까지 연구 개발된 망혼용단말 탐지방법에 대해 비교 분석하여 개선사항을 도출하였다. 도출한 개선사항을 반영하여 망혼용단말을 효과적으로 탐지할 수 있는 자동 탐지시스템 모델을 제안하고 구현하였다. 아울러, 개발한 탐지시스템을 실제 망분리 기관과 유사한 가상실험환경에 설치한 후, 망혼용단말을 유형별로 발생시켜가며 탐지시스템의 기능과 성능을 측정하였다. 본 연구 범위에서는 오탐과 미탐 없이 정상 작동됨을 확인하였다. 제안한 탐지시스템은 에이전트(Agent) 기반 방식 중, 망혼용단말 탐지를 목표로한 최초의 학술 연구이다.