Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference (한국전기전자재료학회:학술대회논문집)
- 2004.07a
- /
- Pages.37-40
- /
- 2004
A investigation for Local Trapped Charge Distribution and Multi-bit Operation of CSL-NOR type SONOS Flash Memory
CSL-NOR형 SONOS 플래시 메모리의 Multi-bit 적용과 국소 트랩 전하 분포 조사
- Kim, Joo-Yeon (UlSan College) ;
- An, Ho-Myoung (Kwangwoon Uni) ;
- Han, Tae-Hyeon (Kwangwoon Uni) ;
- Kim, Byung-Cheul (Jinju Nat. Uni) ;
- Seo, Kwang-Yell (Kwangwoon Uni)
- Published : 2004.07.05
Abstract
SONOS를 이용한 전하트랩형 플래시 메모리를 통상의 0.35um CMOS 공정을 이용하여 제작하였으며 그 구조는 소스를 공통(CSL. Common Source Line)으로 사용하는 NOR형으로 하였다. 기존의 공정을 그대로 이용하면서 멀티 비트 동작을 통한 실질적 집적도 향상을 얻을 수 있다면 그 의미가 크다고 하겠다. 따라서 본 연구에서는CSL-NOR형 플래시 구조에서 멀티 비트을 구현하기위한 최적의 프로그램/소거/읽기 전압 조건을 구하여 국소적으로 트랩된 전하의 분포를 전하펌핑 방법을 이용하여 조사하였다. 또한 이 방법을 이용하여 멀티 비트 동작 시 문제점으로 제시된 전하의 측면확산을 측정하였다.