Design of Low Power CMOS LNA for 2.4 GHz ZigBee Applications

2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA 설계

  • Cho In-Shin (Graduate School of Information & Communications, Hanbat National University) ;
  • Yeom Kee-Soo (Division of Information Communication & Computer Engineering, Hanbat National University)
  • 조인신 (한밭대학교 정보통신전문대학원) ;
  • 염기수 (한밭대학교 정보통신.컴퓨터공학부)
  • Published : 2006.05.01

Abstract

This paper presents a design of low power CMOS LNA(Low Noise Amplifier) for 2.4 GHz ZigBee applications. The proposed circuit has been designed by using TSMC $0.18{\mu}m$ CMOS process and current-reused two-stage cascade topology. LNA design procedures and the simulation results using ADS(Advanced Design System) are presented in this paper. Simulation results shows that the LNA has a extremely low power dissipation of 1.38mW with a $V_{DD}$ of 1.0V. The LNA also has a maximum gain of 13.38dB, input return loss of -20.37dB, output return loss of -22.48dB and noise figure of 1.13dB.

본 논문에서는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안된 회로의 설계에서 TSMC $0.18{\mu}m$ CMOS 공정을 사용하였고 current-reused stage를 이용한 2단 cascade 구조를 채택하였다. 본 논문에서는 LNA 설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리고 1.13dB의 잡음 지수를 보였다.

Keywords