Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

The Effects of Silicide Process on Electrical Properties in an Analog Polysilicon Capacitor

실리사이드 공정에 의해 제조된 아날로그용 다결정 실리콘 커패시터의 전기적 특성 변화

  • 이재성 (위덕대학교 정보통신공학과) ;
  • 이재곤 (현대전자산업주식회사)
  • Published : 2001.01.01
Download PDF
⟨ Previous Next ⟩

Abstract

The effects of Ti-silicide process on the electrical properties of an analog polysilicon capacitor were investigated. To improve the linearity with the applied voltage both electrodes, which are polysilicon in our device, should have almost same material properties. The doping concentrations of both electrodes need to be high and to have the similar levels. Voltage Coefficient of Capacitance (VCC) is one of the properties to represent the linearity of analog capacitor, and it is related with the material and the structure of capacitor. In this study, it was possible to obtain the lower VCC by siliciding the polysilicon areas of capacitor. This is due to the parasitic capacitance at the interfaces between silicide and polysilicons, resulting the decrease of unit capacitance. However, we assumed the creation of positive oxide charge near the lower polysilicon electrode during the silicide process.

아날로그용 다결정 실리콘 커패시터를 Ti-실리사이드 공정으로 제조하여 실리사이드에의한 커패시터의 전기적 특성 변화를 조사하였다. 커패시터의 선형 특성을 개선시키기 위해서는 두 전극으로 사용되는 다결정실리콘의 물성이 동일해야한다. 다결정 실리콘들은 높은 불순물 농도를 가져야하고 그 크기가 같아야한다. 정전용량 전압 계수(Voltage Coefficient of Capacitance ；VCC)는 아날로그 커패시터의 선형성을 나타내는 계수이며, 커패시터의 구성 물질과 커패시터의 구조에 의존하게 된다. 본 연구에서는 다결정 실리콘을 Ti-실리사이드 함으로써 낮은 정전용량 전압 계수를 얻을 수 있었다. 이것은 실리사이드와 다결정 실리콘사이의 계면에서 기생 정전용량이 발생하여, 커패시터의 단위 면적 당 정전용량이 낮아졌기 때문이다. 그러나 실리사이드 공정동안 하층 다결정 실리콘 근처의 산화막에서 양전하가 형성됨을 전기적 특성으로부터 유추하였다.

Keywords

References

  1. James L. McCreary, 'Matching properties, and voltage and temperature dependence of MOS capacitors', IEEE J. Solid State Circuits, vol. sc-16, pp.608-616, Dec. 1981
  2. Rajinder S. and AB. Bhattacharyya, 'Matching properties of linear MOS capacitors', Solid-State Electronics, vol.32, no.4, pp.299-306, 1989 https://doi.org/10.1016/0038-1101(89)90080-4
  3. H.S. Chen, P. Tantasood, H.Y. Chen, GS. Yeh, and C.S. Teng, 'Modeling voltage coefficient of linear MOS capacitor', IEEE Trans. Electron Devices, vol. Ed-40, no.l, pp.220-222, 1993 https://doi.org/10.1109/16.249447
  4. C.Y. Ting, 'Silicide for contacts and interconnects,' IEDM Tech, Dig., pp.110-113, 1984
  5. H. S. Chen and S.S.Li, 'Determination of generation lifetime and interface state density using a pulsed silicon-insulator-silicon capacitor,' SolidState Electron., vol. 35, p.371, 1992 https://doi.org/10.1016/0038-1101(92)90240-D
  6. E. Nicollian and J.R. Brews, MOS Physics and Technology, New York: Wiely, 1982
  7. J. Hui, S. Wong, and J. Moll, 'Specific contact resistivity of $TiSi_2$ to $p^+$ and $n^+$ junctions,' IEEE Electron Device Lett, vol.6, no.9, pp. 479-481, 1985
  8. Y. Taur, J. Tuan-Shen Sun, D. Moy, L. K Wang, B. Davari, S. P. Klepner, and C. Ting, 'Source-drain contact resistance in CMOS with self-aligned $TiSi_2$,' IEEE Trans. Electron Device, vol.34, no.3, pp.575-579, 1987
  9. IEEE Trans. Electron Device v.34 no.3 Source-drain contact resistance in CMOS with self-aligned TiSi₂ Y.Taur;J.Tuan-Shen Sun;D.Moy;L.K.Wang;B.Davari;S.P.Klepner;C.Ting