저 전력 전하 재활용 롬 구조

A Low Power Charge Recycling ROM Architecture

  • 양병도 (한국과학기술원 전자전산학과 전기 및 전자공학전공) ;
  • 김이섭 (한국과학기술원 전자전산학과 전기 및 전자공학전공)
  • 발행 : 2001.11.01

초록

새로운 저전력 전하 재활용 롬(charge recycling ROM) 구조를 제안하였다. 전하 재활용 롬은 전력 소모를 줄이기 위하여 전체 롬에서의 소모전력의 약90%를 소모하는 비트라인(bit line)에 전하 재활용 방식을 사용한 롬이다. 제안된 방식을 사용하였을 경우, 비트라인의 수가 무한이 많고 감지 증폭기(sense amplifier)가 무한히 미세한 전압차를 감지할 수 있다면, 롬의 비트라인은 전력을 거의 소모하지 않는다. 그러나, 실제 존재하는 감지 증폭기는 매우 작은 전압차를 감지할 수 없기 때문에, 롬에서의 전력 감소량은 제한된다. 모의 실험 결과는 전하 재활용 롬이 기존의 저 전력 콘택트 프로그래밍 롬(contact programming ROM)의 13% ∼ 78% 전력만을 소모함을 보여준다.

A new low power charge-recycling ROM architecture is proposed. The charge-recycling ROM uses charge-recycling method in bit lines of ROM to save the power consumption. About 90% of the total power used in the ROM is consumed in bit lines. With the proposed method, power consumption in ROM bit lines can be reduced asymptotically to zero if the number of bit lines is infinite and the sense amplifiers detect infinitely small voltage difference. However, the real sense amplifiers cannot sense very small voltage difference. Therefore, reduction of power consumption is limited. The simulation results show that the charge-recycling ROM only consumes 13% ~ 78% of the conventional low power contact programming mask ROM.

키워드

참고문헌

  1. Edwin de Angel, Earl, E. Swartzlander, Jr. Survey of Low Power Techniques for ROMs. International Symposium on Low Power Electronics and Design, 1997, pages 7-11 https://doi.org/10.1145/263272.263274
  2. R. Sasagawa, I. Fukushi, M. Hamaminato, S. Kawashima, High-speed Cascode Sensing Scheme for 1.0V Contact-programming Mask ROM . Symposium on VLSI Circuits, 1999, pages 95-96 https://doi.org/10.1109/VLSIC.1999.797248
  3. M. M. Khellah, M. I. Elmasry, Low-Power Design of High-Capacitive CMOS Circuits Using a New Charge Sharing Scheme . IEEE International Solid-State Circuits Conference, 1999, pages 286-287 https://doi.org/10.1109/ISSCC.1999.759257
  4. H. Yamauchi, H. Akamatsu, T. Fujita, An Asymptotically Zero Power Charge-Recycling Bus Architecture for Battery-Operated Ultrahigh Data Rate ULSIs. IEEE Journal of Solid-State Circuits Conference, Vol. 30, No. 4, April 1995, pages 423-431