Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

A Non-Scan Design-For-Test Technique for RTL Controllers/Datapaths based on Testability Analysis

RTL 회로를 위한 테스트 용이도 기반 비주사 설계 기법

  • 김성일 (숭실대학교 컴퓨터학부) ;
  • 양선웅 (숭실대학교 컴퓨터학부) ;
  • 김문준 (숭실대학교 컴퓨터학부) ;
  • 박재흥 (숭실대학교 컴퓨터학부) ;
  • 김석윤 (숭실대학교 컴퓨터학부) ;
  • 장훈 (숭실대학교 컴퓨터학부)
  • Published : 2003.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes a design for testability (DFT) and testability analysis method for register-transfer level (RTL) circuits. The proposed method executes testability analysis - controllability and observability - on the RTL circuit and determines the insertion points to enhance the testability. Then with the associated priority based on the testability, we insert only a few of the test multiplexers resulting in minimized area overhead. Experimental results shows a higher fault coverage and a shorter test generation time than the scan method. Also, the proposed method takes a shorter test application time required.

본 논문에서는 RTL 회로에 대한 테스트 용이도 분석방식과 테스트 용이화 설계 방식을 제안한다. RTL 회로에 대하여 제어도와 관측도를 분석하고 테스트 용이도를 높이기 위하여 테스트용 멀티플렉서의 삽입 위치를 결정한다. 그리고 삽입해야 할 테스트용 멀티플렉서의 우선순위를 결정하여 우선순위가 높은 몇 개의 테스트용 멀티플렉서만을 삽입한다. 제안하는 테스트 용이화 설계 방식은 우선순위가 높은 멀티플렉서만을 삽입함으로써 면적 오버헤드를 최소할 수 있다. 실험을 통해 주사 방식을 적용했을 때보다 적은 면적 증가율을 보이며, 높은 고장 검출율과 테스트 패턴의 효율을 얻을 수 있다. 그리고 주사 방식에 비해 테스트 패턴을 삽입하는데 필요한 시간이 적음을 확인하였다.

Keywords

References

  1. I. Ghosh, N. K. Jha, S. hawmik, 'A BIST Scheme for RTL Circuit Based on Symbolic Testability Analysis,' IEEE Trans. on CAD, vol. 19, no.1, pp. 111-128, Jan. 2000 https://doi.org/10.1109/43.822624
  2. S. Bhattacharya, F.Brglez and S. Dey, 'Transformations and Resynthesis for Testability of RTL Control-Data Path Specifications,' IEEE Trans. VLSI Syst., vol. 1, pp, 304-318, Sept. 1993 https://doi.org/10.1109/92.238444
  3. S. Bhattacharya, S. Dey, 'H_SCAN: A High Level Alternative to Full-Scan Testing with Reduced Area and Test Application Overheads,' in Proc. VLSI Test Symp., pp. 74-80, 1996
  4. S. Ohtake, M. Inoue, H. Fujiwara, 'A Method of Test Generation for Weakly Testable Data Paths Using Test Knowledge Extracted from RTL Description,' in Proc. Asian Test Symp., pp. 5-12, Dec. 1999 https://doi.org/10.1109/ATS.1999.810722
  5. S. Dey, M. Potkonjak, 'Non-Scan Design-For-Testability of RT-Level Data Paths,' in Proc. Int. Conf. on CAD, pp. 640-645, Nov. 1994
  6. I. Ghosh, A. Raghunathan, N. K. Jha, 'A Designfor-Testability Technique for Register-Transfer Level Circuits Using Control/Data Flow Extraction,' IEEE Trans. on CAD, vol. 17, pp. 706-723, Aug. 1998 https://doi.org/10.1109/43.712102
  7. SynTest User's Guide, Syntest, 1998
  8. S. Ravi, I. Ghosh, R. K. Roy, S. Dey, 'Controller Resynthesis for Testability Enhancement of RTL Controller/Data Path Circuits,' in Proc. International Conference on VLSI Design, pp. 193-198, 1998 https://doi.org/10.1109/ICVD.1998.646601
  9. I. Ghosh, A. Raghunathan, N.K. Jha, 'Design for Hierarchical Testability of RTL Circuits Obtained by Behavioral Synthesis,' IEEE Trans. on CAD, vol. 16, no. 9, pp. 1001-1014, 1997 https://doi.org/10.1109/43.658568
  10. Design Compiler Tutorial, Synopsys, 1996