Abstract
A low power SRAM using elevated source level memory cells is proposed to save the write power of SRAM. It reduces the swing voltages of the bit lines and data bus by elevating the source level of the memory cells from GND to $V_{T}$ and lowering the precharge level of the bit lines and data bus from $V_{DD}$ to $V_{DD}$ - $V_{T}$. It saves the write power of SRAM without area overhead and speed degradation. An SRAM with 8K${\times}$32bits is fabricated in a 0.25um CMOS process. It saves 45% of the power in write cycles at 300MHz with 2.5V. The maximum operating frequency is 330MHz.
SRAM에서 쓰기 전력을 줄이기 위하여 소스 전압을 높인 메모리 셀을 이용한 저전력 SRAM을 제안하였다. 메모리 셀의 소스 전압을 GND에서 V/sub T/로 올리고 비트라인과 데이터버스의 프리차지 전압을 V/sub DD/에서 V/sub DD/-V/sub T/로 낮춤으로써 비트라인과 데이터버스의 스윙 전압을 줄였다. 이것은 면적의 증가와 속도 감소 없이 SRAM의 쓰기 전력을 크게 줄여준다. 8K×32비트의 SRAM이 0.25um CMOS 공정으로 제작되었다. 제작된 SRAM은 2.5V 전원과 300MHz 동작 주파수에서 쓰기 동작의 소모전력을 45% 줄였고, 최대 동작 주파수는 330MHz였다.
