An Efficient Diagnosis Algorithm for Multiple Stuck-at Faults

다중 고착 고장을 위한 효율적인 고장 진단 알고리듬

  • Lim Yo-Seop (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Lee Joo-Hwan (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 임요섭 (연세대학교 전기전자공학과) ;
  • 이주환 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Published : 2006.09.01

Abstract

With the increasing complexity of VLSI devices, more complex faults have appeared. Many methods for diagnosing the single stuck-at fault have been studied. Often multiple defects on a foiling chip better reflect the reality. So, we propose an efficient diagnosis algorithm for multiple stuck-at faults. By using vectorwise intersections as an important metric of diagnosis, the proposed algorithm can diagnose multiple defects using single stuck-at fault simulator. In spite of multiple fault diagnosis, the number of candidate faults is also drastically reduced. For fault identification, positive calculations and negative calculations based on variable weights are used for the matching algorithm. Experimental results for ISCAS85 and full-scan version of ISCAS89 benchmark circuits prove the efficiency of the proposed algorithm.

VLSI의 복잡도가 증가함에 따라, 보다 복잡한 고장이 나타나게 되었다. 단일 고장 진단을 위한 많은 방법들이 연구되어 왔다. 때로는 오류가 존재하는 칩에 대한 다중 결함이 실제 현상을 보다 더 정확하게 반영한다. 따라서 다중 고착 고장을 위한 효율적인 고장 진단 알고리듬을 제한하겠다. 제안하는 매칭 알고리듬은 완전일치공통부분을 고장 진단의 중요한 기준으로 사용함으로써 단일 고착 고장 시뮬레이터 환경에서도 다중 고착 고장을 진단할 수 있다. 또한 각 고장간의 식별성을 높여 다중 고착 고장을 진단함에도 불구하고, 고장 후보의 수를 획기적으로 줄일 수 있었다. 이를 위하여 출력단의 수에 따른 가중치 개념과 가산, 감산 연산을 사용하였다. 제안한 매칭 알고리듬은 ISCAS85회로와 완전 주사 스캔이 삽입된 ISCAS89회로에서 실험하여 성능을 입증하였다.

Keywords

References

  1. Y. Takamatsu, T. Seiyama, H. Takahashi, Y. Higami and K. Yamazaki, 'On the fault diagnosis in the presence of unknown fault models using pass/fail information,' ISCAS 2005. IEEE International Symposium, pp. 2987-2990. 2005 https://doi.org/10.1109/ISCAS.2005.1465255
  2. S. Venkataraman and S. Drummonds, 'Poirot : Applications of a Logic Fault Diagnosis Tool,' IEEE Design & Test of Computers, pp. 19-30, 2001 https://doi.org/10.1109/54.902819
  3. T. Bartenstein, D. Heaberlin, L. Huisman and D. Sliwinski, 'Diagnosing combinational logic designs using the single location at-a-time (SLAT) paradigm,' Proc. of International Test Conference, pp. 287-296, 2001