DOI QR코드

DOI QR Code

Thermal Analysis of 3D Multi-core Processors with Dynamic Frequency Scaling

동적 주파수 조절 기법을 적용한 3D 구조 멀티코어 프로세서의 온도 분석

  • 증민 (조선대학교 컴퓨터공학부) ;
  • 박영진 (전남대학교 전자컴퓨터공학부) ;
  • 이병석 (조선대학교 컴퓨터공학부) ;
  • 이정아 (조선대학교 컴퓨터공학부) ;
  • 김철홍 (전남대학교 전자컴퓨터공학부)
  • Received : 2010.04.28
  • Accepted : 2010.07.26
  • Published : 2010.11.30

Abstract

As the process technology scales down, an interconnection has became a major performance constraint for multi-core processors. Recently, in order to mitigate the performance bottleneck of the interconnection for multi-core processors, a 3D integration technique has drawn quite attention. The 3D integrated multi-core processor has advantage for reducing global wire length, resulting in a performance improvement. However, it causes serious thermal problems due to increased power density. For this reason, to design efficient 3D multi-core processors, thermal-aware design techniques should be considered. In this paper, we analyze the temperature on the 3D multi-core processors in function unit level through various experiments. We also present temperature characteristics by varying application features, cooling characteristics, and frequency levels on 3D multi-core processors. According to our experimental results, following two rules should be obeyed for thermal-aware 3D processor design. First, to optimize the thermal profile of cores, the core with higher cooling efficiency should be clocked at a higher frequency. Second, to lower the temperature of cores, a workload with higher thermal impact should be assigned to the core with higher cooling efficiency.

집적회로 공정기술이 급속도로 발달하면서 멀티코어 프로세서를 설계하는데 있어서 내부 연결망 (interconnection)은 성능 향상을 방해하는 주요 원인이 되고 있다. 멀티코어 프로세서의 내부 연결망에서 발생하는 병목 (bottleneck) 현상을 해결하기 위한 방안으로 최근에는 2D 평면 구조에서 3D 적층 구조로 설계 방식을 변경하는 기법이 주목을 받고 있다. 3D 구조는 칩 내부의 와이어 길이를 크게 감소시킴으로써 성능 향상과 전력 소모 감소의 큰 이점을 가져오지만, 전력 밀도 증가로 인한 온도 상승의 문제를 발생시킨다. 따라서 효율적인 3D 구조 멀티코어 프로세서를 설계하기 위해서는 내부의 온도 문제를 해결할 수 있는 설계 기법이 우선적으로 고려되어야 한다. 본 논문에서는 실험을 통해 다양한 측면에서 3D 구조 멀티코어 프로세서 내부의 온도 분포를 분석하고자 한다. 3D 구조 멀티코어 프로세서에서 수행되는 프로그램의 특성, 냉각 효과, 동적 주파수 조절 기법 적용에 따른 각 코어의 온도 분포를 상세하게 분석함으로써 저온도 3D 구조 멀티코어 프로세서 설계를 위한 가이드라인을 제시하고자 한다. 실험 결과, 3D 구조 멀티코어 프로세서의 온도를 효과적으로 관리하기 위해서는 더 높은 냉각 효과를 갖는 코어를 상대적으로 더 높은 동작 주파수로 작동 시켜야 하고 온도에 영향을 많이 주는 작업 또한 더 높은 냉각 효과를 갖는 코어에 할당해야 함을 알 수 있다.

Keywords

References

  1. J. W. Joyner, P. Zarkesh-Ha, J. A. Davis, and J. D. Meindl, "A Three-Dimensional Stochastic Wire-Length Distribution for Variable Separation of Strata," in Proceedings of IEEE international Interconnect Technology Conference, pp.132-134, SanFrancisco, USA, Jun. 2000.
  2. C. Zhu, Z. Gu, L. Shang, R. P. Dick, and R. Joseph, "Three-dimensional chip- multiprocessor run-time thermal management," IEEE Transactions on Computer-Aided Design of Lntegrated Circuits and Systems, vol.27, no.8, pp.1479-1492, Aug. 2008. https://doi.org/10.1109/TCAD.2008.925793
  3. K. Puttaswamy, and G. H. Loh, "Thermal Analysis of a 3D Die Stacked High Performance Microprocessor," in Proceedings of ACM GreatLakes Symposium on VLSI, pp.19-24, Philadephia, USA, May. 2006.
  4. D. H. Kim, K. Athikulwongse, S. K. Lim, "A Study of Through-Silicon-Via Impact on the 3D Stacked IC Layout," in Proceedings of the 2009 International Conference on Computer-Aided Design, pp.674-680, California, USA, Nov. 2009.
  5. A. K. Coskun, J. L. Ayala, D. Atienza, T. S. Rosing, and Y. Leblebici, "Dynamic Thermal Management in 3D Multicore Architectures," in Proceedings of Design, Automation & Test in Europe Conference & Exhibition, pp.1410-1415, Nice, France, Apr. 2009.
  6. B. Black, M. M. Annavaram, E. Brekelbaum, J. DeVale, L. Jiang, G. H. Loh, D. McCauley, P. Morrow, D. W. Nelson, D. Pantuso, P. Reed, J. Rupley, S. Shankar, J. P. Shen, and C. Webb, "Die stacking (3D) microarchitecture," in Proceedings of the 39th International Symposiumon Microarchitecture, pp.469-479, Orlando, USA, Dec. 2006.
  7. J. Cong, G. J. Luo, J. Wei, and Y. Zhang, "Thermal -Aware 3D IC Placement Via Transformation," in Proceedings of ASP-DAC, pp.780-785, Yokohama, Japan, Jan. 2007.
  8. K. Sankaranarayanan, S. Velusamy, M. Stan, and K. Skadron, "A case for thermal-aware floor planning at the microarchitectural level," Journal of Instruction-Level Parallelism, vol.7, pp.1-16, 2005.
  9. D. Brooks and M. Martonosi, "Dynamic thermal management for high-performance microprocessors," in Proceedings of the 27th International Symposium on Computer Architecture, pp.83-94, Jan. 2001.
  10. T. Pering, and R. Brodersen, "Energy efficient voltage scheduling for real-time operating systems," in Proceedings of the 4th IEEE Real-Time Technology and Applications Symposium RTAS'98, June. 1998.
  11. 이병석, 김철홍, 이정아, "부동소수점 응용을 위한 저온 도 마이크로프로세서 설계," 정보과학회 논문지, 제 36권, 제 6호, 532-542쪽, 2009년 9월.
  12. C. Sun, L. Shang, and R. P. Dick, "Three-dimentional multicoreprocessor system-on -chip thermal optimization," in Proceedings of the 5th Int. Conf. on Hardware/software codesign and system synthesis, pp. 117-122, Sep, 2007.
  13. K. Puttaswamy and G. H. Loh, "Thermal Herding: Microarchitecture Techniques for Controlling Hotspots in High-Perfomance 3D Integraged Processors," in Proceeding of the 13th Int. Symp. on High Performance Computer Architecture," pp. 193-204, Feb, 2007.
  14. H. B. Jang, I. Yoon, C. H. Kim, S. Shin, and S. W. Chung, "The Impact of liguid Cooling on 3D Multi-Core Processors," in Proceedings of Int. Conf. on Computer Design, pp. 472-478, Oct, 2009.
  15. K. Skadron, M. R. Stan, W. Huang, S. Velusamy, K. Sankaranarayanan, and D. Tarjan, "Temperature- Aware Micro- architecture: Modeling and Implementation," in Proceedings of the 30th Annual ACM/IEEE international Symposium on Computer Architecture, pp. 83-94, Apr, 2003.
  16. D. C. Burger, and T. M. Austin, "The SimpleScalar tool set, version 2.0," ACM SIGARCH CAN, vol. 25, no. 3, pp. 13-25, Jun. 1997. https://doi.org/10.1145/268806.268810
  17. D. Brooks, V. Tiwari, and M. Martonosi, "Wattch: a framework for architectural- level power analysis and optimizations," in Proceeding s of the 27th International Symposium on Computer Architecture, pp.83-94, Jun. 2000.
  18. SPEC CPU2000 Benchmarks, available at http://www.specbench.org