정보처리학회논문지A (The KIPS Transactions:PartA)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

H.264 움직임 예측을 위한 Luma와 Chroma 부화소 보간기 설계

Design of Luma and Chroma Sub-pixel Interpolator for H.264 Motion Estimation

  • 이선영 (전자부품연구원 융합신호SoC연구센터) ;
  • 조경순 (한국외국어대학교 전자공학과)
  • 투고 : 2011.03.29
  • 심사 : 2011.05.18
  • 발행 : 2011.12.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 H.264 움직임 예측을 위해 휘도 성분과 색차 성분의 부화소를 생성하는 효율적인 부화소 보간기 회로 설계에 대해 기술한다. 제안된 구조를 기반으로 한 회로는 보간 연산을 위해 입력 데이터를 버퍼링하지 않고 수평, 수직, 대각선의 부화소 보간을 병렬로 처리한다. 휘도성분에 대한 1/2 화소, 1/4 화소 보간과 색차 성분에 대한 1/8 화소 보간을 동시에 처리하여 회로 성능을 더욱 개선하였다. 회로 크기를 줄이기 위해 본 논문에서는 병렬로 보간 연산을 처리하는데 필요한 모든 중간 데이터를 레지스터 대신 내부 SRAM에 저장하였다. 제안된 구조를 레지스터 전달 수준의 회로로 기술하였고, FPGA 보드에서 동작을 검증하였다. 또한 구현된 회로를 130nm CMOS 표준 셀 라이브러리를 이용하여 게이트 수준의 회로로 합성하였다. 합성된 회로의 크기는 20,674 게이트이고 최대 동작 주파수는 244MHz이다. 회로에 사용된 SPSRAM의 전체 크기는 3,232 비트이다. 구현된 회로는 논리 게이트와 SRAM을 포함하여 다른 논문에서 제안한 회로에 비해 크기가 작고 성능도 우수하다.

This paper describes an efficient design of the interpolation circuit to generate the luma and chroma sub-pixels for H.264 motion estimation. The circuit based on the proposed architecture does not require any input data buffering and processes the horizontal, vertical and diagonal sub-pixel interpolations in parallel. The performance of the circuit is further improved by simultaneously processing the 1/2-pixel and 1/4-pixel interpolations for luma components and the 1/8-pixel interpolations for chroma components. In order to reduce the circuit size, we store the intermediate data required to process all the interpolations in parallel in the internal SRAM's instead of registers. We described the proposed circuit at register transfer level and verified its operation on FPGA board. We also synthesized the gate-level circuit using 130nm CMOS standard cell library. It consists of 20,674 gates and has the maximum operating frequency of 244MHz. The total number of SPSRAM bits used in our circuit is 3,232. The size of our circuit (including logic gates and SRAM's) is smaller than others and the performance is still comparable to them.

키워드

참고문헌

  1. ITU-T Recommendation and International Standard of Joint Video Specification (ITU-T Rec. H.264/ISO/IEC 14496-10 AVC), Oct., 2004.
  2. T. Wiegand, G.J. Sullivan, G. Bjontegaard, and A. Luthra, "Overview of the H.264/AVC video coding standard," IEEE Trans. on Circuits and Systems for Video Technology, Vol.13, No.7, pp.560-576, July, 2003. https://doi.org/10.1109/TCSVT.2003.815165
  3. M. Horowitz, A. Joch, F. Kossentini, and A. Hallapuro, "H.264/AVC baseline profile decoder complexity analysis," IEEE Trans. on Circuits and Systems for Video Technology, Vol.13, No.7, pp.704-716, July, 2003. https://doi.org/10.1109/TCSVT.2003.814967
  4. L.Yang, K.Yu, J.Li, and S.Li, "Prediction-based directional fractional pixel motion estimation for H.264 video coding," Proceedings of ICASSP, pp.901-904, 2005. https://doi.org/10.1109/ICASSP.2005.1415551
  5. L. Yilong and S. Oraintara, "Fractional-pel motion refinement based on hierarchical adjustable dual-parabola model," IEEE International Symposium on Communications and Information Technology, Vol.2, pp.752-755, Oct., 2004. https://doi.org/10.1109/ISCIT.2004.1413816
  6. T.C. Chen, Y.W. Huang, and L.G.Chen, "Fully utilized and reusable architecture for fractional motion estimation of H.264/AVC," Proceedings of ICASSP, pp.9-12, May, 2004. https://doi.org/10.1109/ICASSP.2004.1327034
  7. T-C. Chen, Y-W. Huang, and L-G. Chen, "Fully utilized and reusable architecture for fractional motion estimation of H.264/AVC," IEEE International Conference on Acoustics, Speech, and Signal Processing, Vol.5, pp 749-756, May, 2004.
  8. Y. Song, Z. Liu, S. Goto, and T. Ikenaga, "A VLSI architecture for motion compensation interpolation in H.264/AVC," International Conference on ASIC, Vol.1, pp.279-282, Oct., 2005. https://doi.org/10.1109/ICASIC.2005.1611300
  9. C. Yang, S. Goto, and T. Ikenaga, "High performance VLSI architecture of fractional motion estimation in H.264 for HDTV," IEEE International Symposium on Circuits and Systems, pp.2605-2608, May, 2006.
  10. L. Lu, J.V. McCanny, and S. Sezer, "Multi-standard sub-pixel interpolation architecture for video motion estimation," IEEE International SOC Conference, pp.229-232, Sep., 2008. https://doi.org/10.1109/SOCC.2008.4641517
  11. C-Y. Tsai, T-C. Chen, T-W. Chen, and L-G. Chen, "Bandwidth optimized motion compensation hardware design for H.264/AVC HDTV decoder," Midwest Symposium on Circuits and Systems, Vol.2, pp.1199-1202, May, 2005. https://doi.org/10.1109/MWSCAS.2005.1594322
  12. M. Alle, J. Biswas, and S.K. Nandy, "High performance VLSI implementation for H.264 Inter/Intra prediction," International Conference on Consumer Electronics, pp.1-2, July, 2008. https://doi.org/10.1109/ICCE.2007.341385
  13. C. Lee and Y. Yu, "Design of a motion compensation unit for H.264 decoder using 2-dimensional circular register files," International SoC Design Conference, Vol.2, pp.109-112, Nov., 2008. https://doi.org/10.1109/SOCDC.2008.4815696