전자공학회논문지 IE

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

공정변화에 따른 LDO 레귤레이터의 특성 분석

Characteristic Analysis of LDO Regulator According to Process Variation

  • 박원경 (인제대학교 나노공학부) ;
  • 김지만 (인제대학교 나노시스템공학과) ;
  • 허윤석 (인제대학교 나노시스템공학과) ;
  • 박용수 (충청대학교 전기전자학부) ;
  • 송한정 (인제대학교 나노공학부)
  • 투고 : 2011.10.04
  • 발행 : 2011.11.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 LDO 레귤레이터의 공정변화에 따른 특성변화를 1 ${\mu}m$ 20 V 고 전압 CMOS 공정을 사용하여 시뮬레이션 하였다. 공정변화에 따른 3종류의 SPICE 파라미터(문턱전압과 실효채널길이가 평균적인 Typ(typical), 평균 이하인 FF(fast), 평균 이상인 SS(slow) 파라미터)를 LDO 레귤레이터 시뮬레이션에 활용하였다. 시뮬레이션 결과,SS 파라미터 사용의 경우, 라인 레귤레이션이 3.6 mV/V, 부하 레귤레이션이 0.4 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.86 ${\mu}s$였다. 그리고 Typ 파라미터 사용의 경우, 라인 레귤레이션이 4.2 mV/V, 부하 레귤레이션이 0.44 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.62 ${\mu}s$였다. 마지막으로 FF 파라미터 사용의경우 라인 레귤레이션이 7.0 mV/V, 부하 레귤레이션이 0.56 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.27 ${\mu}s$였다. 향후, 이러한 공정변화에 따른 회로 특성의 변화를 고려한 효율적 회로설계가 필요할 것으로 사료된다.

In this paper, we have examined electrical characteristics of LDO regulator according to the process variation using a 1 ${\mu}m$ 20 V high voltage CMOS process. The electrical analysis of LDO regulator have been performed with three kind of SPICE parameter sets (Typ : typical, FF : fast, SS : slow) by process variation which cause change of SPICE parameter such as threshold voltage and effective channel length of MOS devices. From simulation results, we confirmed that in case of SS type SPICE parameter set, the LDO regulator has 3.6 mV/V line regulation, 0.4 mV/mA load regulation and 0.86 ${\mu}s$ output voltage settling time. And in case of Typ type SPICE parameter set, the LDO regulatorhas 4.2 mV/V line regulation, 0.44 mV/mA load regulation and 0.62 ${\mu}s$ output voltage settling time. Finally, in the FF type SPICE parameter set, the LDO regulator has 7.0 mV/V line regulation, 0.56 mV/mA load regulation and 0.27 ${\mu}s$ output voltage settling time.

키워드

참고문헌

  1. Mohammad Al-Shyukh, Hoi Lee and Raul Perez, "A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation," IEEE J. Solid Stage Circuit, vol. 42, no.8, pp.1732-1742, Aug. 2007. https://doi.org/10.1109/JSSC.2007.900281
  2. Hoi Lee, T. Karnik, Philip K. T. Mok, Ka Nang Leung, "A design of low-power analog drivers based on slew-rate enhancement circuits for cmos low-dropout regulators," IEEE. J. Solid – State Circuit, Vol.52, No.9, pp.563-567, September, 2005.
  3. Man Siu, Philip K. T. Mok, Ka Nang Leung, Yat-Hei Lam, Wing-Hung Ki, "A voltage-mode pwm buck regulator with end-point prediction," IEEE TCAS II, vol. 53, no. 4, pp. 294-298, April 2006.
  4. P. Hazucha, T. Karnik, A. Bloechel, C. Parsons, D. Finan, S. Borkar, "Area-efficient linear regulator with ultra-fast load regulation," IEEE.J. Solid-State Circuit, Vol.40, No.4, pp. 933 -940, April, 2005. https://doi.org/10.1109/JSSC.2004.842831
  5. Kaiwei Yao, Kisun Lee, Ming Xu, and Fred C. Lee, "Optimal design of the active droop control method for the transient response," Applied Power Electronics Conference and Exposition, vol. 2, pp. 718-723, Feb. 2003.
  6. S. Mukhopadhyay, and K. Roy, "Modeling and Estimation of Total leakage Current in Nano-scaled CMOS Devices Considering the Effect of Parameter Variation," International Symposium on Low Power Electronics and Design 2003, pp.172-175, Seoul, Korea, Aug. 2003.