전자공학회논문지CI (Journal of the Institute of Electronics Engineers of Korea CI)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

ASIP를 이용한 다중 비디오 복호화기 설계 및 최적화

Design and Optimization of Mu1ti-codec Video Decoder using ASIP

  • 안용조 (광운대학교 컴퓨터공학과) ;
  • 강대범 (삼성전자(주)) ;
  • 조현호 (광운대학교 컴퓨터공학과) ;
  • 지봉일 (광운대학교 컴퓨터공학과) ;
  • 심동규 (광운대학교 컴퓨터공학과) ;
  • 엄낙웅 (한국전자통신연구원 멀티미디어프로세서연구팀)
  • Ahn, Yong-Jo (Dept. of Computer Engineering, Kwangwoon University) ;
  • Kang, Dae-Beom (Samsung Electronics) ;
  • Jo, Hyun-Ho (Dept. of Computer Engineering, Kwangwoon University) ;
  • Ji, Bong-Il (Dept. of Computer Engineering, Kwangwoon University) ;
  • Sim, Dong-Gyu (Dept. of Computer Engineering, Kwangwoon University) ;
  • Eum, Nak-Woong (Multimedia Processor Research Team, Electronics and Telecommunications Research Institute)
  • 투고 : 2010.09.10
  • 심사 : 2010.12.27
  • 발행 : 2011.01.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 다양한 비디오 표준의 복호화가 가능한 프로세서를 설계하고, MPEG-2, MPEG-4 및 AVS(Audio video standard)를 이용하여 프로세서의 성능을 검증하였다. 일반적으로 하드웨어 비디오 복호화기는 고속의 복호가 가능하나 설계 및 수정이 어렵다. 반면, 소프트웨어기반의 경우에는 구현이 상대적으로 수월하고 수정이 용이하나, 동작 성능이 낮아 기대하는 속도를 얻기 어렵다. 본 연구에서는 두 가지 연구 설계방법의 장점을 동시에 충족시키는 방법으로 ASIP(Application specific instruction-set processor) 프로세서를 설계하였다. 또한, 비디오 복호화기의 공통 모듈을 연구하여 8개의 모듈로 나누었고, 각 모듈에 공통적으로 적용할 수 있는 다수의 멀티미디어 전용 명령어를 프로세서에 추가하였다. 비디오 복호화기를 위해 개발된 프로세서는 Synopsys 플랫폼 시뮬레이터와 FPGA 보드에서 성능을 평가하였다. 결과적으로 MPEG-2, MPEG-4 및 AVS에 적용하여 평균 37%의 복호 속도를 향상시켰다.

In this paper, we present a multi-media processor which can decode multiple-format video standards. The designed processor is evaluated with optimized MPEG-2, MPEG-4, and AVS (Audio video standard). There are two approaches for developing of real-time video decoders. First, hardware-based system is much superior to a processor-based one in execution time. However, it takes long time to implement and modify hardware systems. On the contrary, the software-based video codecs can be easily implemented and flexible, however, their performance is not so good for real-time applications. In this paper, in order to exploit benefits related to two approaches, we designed a processor called ASIP(Application specific instruction-set processor) for video decoding. In our work, we extracted eight common modules from various video decoders, and added several multimedia instructions to the processor. The developed processor for video decoders is evaluated with the Synopsys platform simulator and a FPGA board. In our experiment, we can achieve about 37% time saving in total decoding time.

키워드

참고문헌

  1. Jung-Hak, Nam, Dong-Gyu Sim, "Lossless video coding based on pixel-wise prediction," Multimedia Systems, vol.14, no. 5, pp. 291-298, Nov. 2008. https://doi.org/10.1007/s00530-008-0144-y
  2. 이재진, 박성모, 엄낙웅, "멀티미디어 애플리케이션 처리를 위한 ASIP," 전자통신동향분석, 제 24 권, 제 6 호, pp. 94-98, 2009.
  3. Synopsys Inc., System-level design tools, www.synopsys.com
  4. A. Hoffmann, O. Schliebusch, A. Hohl, G. Braun, and H. Meyr, "A Methodology for the Design of Application Specific Instruction Set Processors (ASIP) Using the Machine Description Language LISA," In Proceedings of the ICCAD, San Jose, USA, Nov. 2001.
  5. "ISO/IEC 14496-2: visual," Dec, 2001
  6. Wen Gao, "AVS-The Chinese Next-Generation Video Coding Standard," International Journal of Control, vol. 23, no. 4, pp. 123-145, May, 1989.
  7. Seogmo Park, et al "A Low Power Design of H.264 Codec Based on Hardware and Software Co-design," 한국통신학회지, 제 25 권, 제 12호, pp. 10-18, 2008.
  8. 강대범, 심동규, "멀티미디어 DSP를 위한 AVS 비디오 복호화기 구현," 전자공학회논문지, 제 46권 SP편, 제 5 호, 151-161쪽, 2009년.
  9. SungDae Kim, "ASIP Approach for Implementa tion of H.264/AVC," Journal of Signal Processing Systems, vol. 50, pp. 53-67, January, 2008. https://doi.org/10.1007/s11265-007-0109-y
  10. M. Hohenauer, et al. "Retargetable Code Optimization with SIMD Instructions," International Conference on Hardware Software Codesign, pp. 148 - 153, 2006.