Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

Design of the Voltage Controlled Oscillator for Low Voltage

저전압용 전압제어발진기의 설계

  • 이종인 (군산대학교 전자공학과) ;
  • 정동수 (군산대학교 전자공학과) ;
  • 정학기 (군산대학교 전자공학과) ;
  • 윤영남 (대한상공회의소 인력개발사업단) ;
  • 이상영 (군산대학교 전자공학과)
  • Received : 2012.06.05
  • Accepted : 2012.07.30
  • Published : 2012.11.30
Download PDF
⟨ Previous Next ⟩

Abstract

The design of low voltage LC-VCO(LC Voltage Controlled Oscillator) has been presented to optimize the phase noise and power consumption for the block of frequency synthesis to satisfy WCDMA system specification in this paper. The parameters for minimum phase noise has been obtained in the region of design, using the lines of the tuning range and the excess gain in the plane of the inductance and the transconductance of MOS transistor to compensate the loss of LC-tank. As a result of simulation, the phase noise characteristics is -113dBc/Hz for offset of 1MHz. The optimum designed LC-VCO has been fabricated using the process of 0.25um CMOS. As a result of measurement for fabricated chip, the phase noise characteristics is -116dBc/Hz for offset of 1MHz. The power consumption is 15mW, and Kvco is 370MHz/V.

본 논문에서는 WCDMA(Wide Code Division Multiple Access) 시스템 사양을 만족시키는 주파수 합성기 블록 중 위상잡음 및 전력소모의 최적 설계가 필요한 저전압 LC-VCO (voltage controlled oscillator)의 설계를 제안 하였다. 최적 설계를 위해 LC-tank의 손실성분을 보상하는 MOS트랜지스터의 전달컨덕턴스와 인덕턴스 평면에 여유이득 라인과 튜닝 범위 라인을 그어 설계 가능한 영역 내에서 위상잡음이 최소가 되는 파라미터 값을 구하였다. 모의실험 결과 위상잡음 특성은 1MHz옵셋에서 -113dBc/Hz였다. 최적 설계된 LC-VCO는 0.25um CMOS 공정을 이용하여 제작되었다. 칩 측정결과 LC-VCO의 위상잡음 특성은 1MHz 옵셋에서 -116dBc/Hz였다. 전력소모는 15mW였으며, Kvco는 370MHz/V였다.

Keywords

References

  1. Masoud Zargari et al, "A 5-GHz CMOS Transceiver for IEEE 802.11a Wireless LAN Systems", IEEE J. Solid-State Circuits, pp.1688 -1694, Dec. 2002.
  2. D. Ham, et al, "Design and Optimization of a Low Noise 2.4GHz CMOS LC VCO with Integrated LC Tank and MOSCAP Tuning," Proc. ISCAS, vol. 1, pp. 331-334, May 2000.
  3. A. Hajimiri and T. H. Lee, "Design Issues in CMOS Differential LC Oscillator", IEEE J. Solid-State Circuits, vol. 34, pp. 717-724, May 1999. https://doi.org/10.1109/4.760384
  4. 윤영남, "저전력 주파수 합성기의 설계", 군산대학교 석사학위논문, 2007. 2.
  5. H. Lee et al, "A ${\Delta}{\Sigma}$ Fractional-N Fre-quency Synthesizer Using a Wide-Band Integrated VCO and a Fast AFC Technique for GSM/GPRS/WCDMA Applications," IEEE J. Solid-State Circuits, pp. 1164-1169, July 2004.
  6. R. L. Bunch, et al, "Large-signal Analysis of MOS Varactors in CMOS LC VCOs", IEEE J. Solid-State Circuits, vol. 38, pp.1325-1332, Aug. 2003. https://doi.org/10.1109/JSSC.2003.814416
  7. Y. Kao and M. Hsu, "Theoretical Analysis of Low Phase Noise Design of CMOS VCO," IEEE Microwave and Wireless Components Letters, pp. 33-35, Jan. 2005.
  8. T. Lin, et al, "A Low Power 2.2-2.6GHz CMOS VCO with a symmetrical spiral inductor," Proc. IEEE Int. Symp. Circuits Syst., pp.641-644. 2003.