융합보안논문지 (Convergence Security Journal)

  • 제15권2호
  • /
  • Pages.81-89
  • /
  • 2015
  • /
  • 1598-7329(pISSN)
  • /
  • 2508-7460(eISSN)
한국융합보안학회 (Korea convergence Security Association)
권호 표지

병렬 출력을 갖는 LFSR 구조를 적용한 HIGHT 프로세서 설계

Design of an HIGHT Processor Employing LFSR Architecture Allowing Parallel Outputs

  • 이제훈 (강원대학교 전자정보통신공학부) ;
  • 김상춘 (강원대학교 전자정보통신공학부)
  • 투고 : 2015.03.15
  • 심사 : 2015.03.28
  • 발행 : 2015.03.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

HIGHT (HIght security and light weighHT) 암호는 기밀성을 요구하는 네트워크 환경에서 사용할 수 있도록 국내에서 개발된 저전력 경량화 64비트 블록 암호 알고리즘이다. 본 논문은 키스케쥴러에 사용되는 LFSR 및 역 LFSR의 4개의 병렬 출력을 허용할 수 있는 구조를 제안하였다. 또한, 각 라운드 연산에 필요한 4개의 서브키를 동일 클럭 사이클에 생성할 수 있도록 구성하였다. 따라서, 전체 HIGHT 암호 프로세서가 단일 시스템 클럭에 의해 제어할 수 있다. VHDL을 이용하여 회로를 합성한 후, 검증한 결과 제안된 키 스케쥴러의 회로 크기는 기존 키 스케쥴러에 비해 9% 감소되었다.

HIGHT is an 64-bit block cipher, which is suitable for low power and ultra-light implementation that are used in the network that needs the consideration of security aspects. This paper presents a key scheduler that employs the presented LFSR and reverse LFSR that can generate four outputs simultaneously. In addition, we construct new key scheduler that generates 4 subkey bytes at a clock since each round block requires 4 subkey bytes at a time. Thus, the entire HIGHT processor can be controlled by single system clock with regular control mechanism. We synthesize the HIGHT processor using the VHDL. From the synthesis results, the logic size of the presented key scheduler can be reduced as 9% compared to the counterpart that is employed in the conventional HIGHT processor.

키워드

참고문헌

  1. L. Huai, X. Zou, Z. Liu, and Y. Han, "An Energy-Efficient AES-CCM Implementation for IEEE802.15.4 Wireless Sensor Networks", 2009 International Conf. on Networks Security, Wireless Communications and Trusted Computing, pp. 394-397, 2009
  2. F. Bin, Q. De-yu, and H. Han, "Parallel and multiplex architecture of AES-CCM coprocessor Implementation for IEEE802.15.4 Wireless Sensor Networks", 2013 Fourth International Conf. on Emerging Intelligent Data and Web Technologies, pp. 149-153, 2013
  3. 서화정, 김호원, "센서네트워크에 적용 가능한 HIGHT 알고리즘의 최적화 구현 기법," 한국해양정보통신학회논문지, 제15권, 제7호, pp. 1510-1516, 2011년 7월.
  4. M. Feldhofer, J. Wolkerstorfer, and V. Rijmen, "AES implementation on grain of sand", IEE Proc. Information Security, Vol. 152, No. 1, pp. 13-20, 2005. https://doi.org/10.1049/ip-ifs:20055006
  5. A. Satoh, S. Morioka, K. Takno, and S. Munetoh, "A compact rijndael hardware architecture with S-Box optimization", Proc. ASIACRYTP2001 LNCS 2248, pp. 239-254, 2001.
  6. D. Hong et al., "HIGHT: A new block cipher suitable for low-resource device", Proc. CHES2006 LNCS 4249, pp. 46-59, 2001.
  7. Y. I. Lim, J. H. Lee, Y. You, and K. R. Cho, "Implementation of HIGHT cryptic circuit for RFID tag", IEICE Electronic Express, Vol.6, No.4, pp. 180-186, 2009. https://doi.org/10.1587/elex.6.180