• Journal of Navigation and Port Research
• /
• v.30 no.5 s.111
• /
• pp.389-396
• /
• 2006

With the recent port environment, the integration of the separated berth is being actively progressed and the necessity of integration has been strengthening. Therefore, the application of existing gates have to review in order to reduce the truck turnaround time and to distribute the truck traffic volume in port container terminal. This paper analyzed the operation impact both the integrated gate and the separated gates. As the result of the analysis, this study suggests the separated gate system as an efficient design for gate operation considering integration of two individual berth.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2005.10a
• /
• pp.125-131
• /
• 2005

Gate operations are very important as they are the starting point for export containers and the end point for import containers as far as checking and control exercised by terminal operators are concerned. The objective of this paper is to propose the design of separated gate system in order to reduce the truck turnaround time and to distribute the truck traffic volume in port container terminal. Because of a lot of container load and unload within short term, many trucks have to pass the gate at a time. This study suggests the separated gate system as an efficient design for gate operation considering integration of two individual berth.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10c
• /
• pp.343-345
• /
• 2004

오늘날 공장 자동화에 이용되는 필드버스 네트워크는 설러 가지가 있으며 이들은 각각의 미디어 접근 방식과 프로토콜을 사용하고 있다. 서로 다른 종류의 네트워크는 완전히 분리되어 있기 때문에 네트워크 관리자는 이를 관리하는데 많은 어려움을 겪고 있다. 본 논문에서는 이러한 이기종의 필드버스 네트워크를 통합할 수 있는 통합 필드버스 게이트웨이를 설계하였다. 통합 필드버스 게이트웨이는 이더넷 프로토콜을 이용하여 다른 네트워크로 데이터를 전달할 수 있고 프로토콜간의 변환을 수행하여 분리된 네트워크를 통합하고 통합된 환경으로 제어 및 모니터링을 가능하게 한다.

• Proceedings of the KIEE Conference
• /
• 2001.07c
• /
• pp.1343-1345
• /
• 2001

본 논문은 스냅백을 효과적으로 제거하고 순방향 전압 강하를 줄이는 새로운 구조의 분리된 이중 게이트 SOI SA-LIGBT를 제안하였다. 제안된 소자는 분리된 단락 애노드와 플로팅 오믹 접합의 적용을 통해 스냅백이 성공적으로 제거되었고, 순방향전압강하는 전류밀도가 100A/$cm^2$일 때 기존의 SA-LIGBT에 비교해서 2V 감소된다. 또한 턴-오프 특성도 분리된 단락 애노드를 적용하였기 때문에 SA-LIGBT보다 개선되었다.

• Proceedings of the KIPE Conference
• /
• 2005.07a
• /
• pp.615-617
• /
• 2005

오늘날 공장 자동화에 이용되는 필드버스 네트워크는 여러 가지가 있으며 이들은 각각의 미디어 접근 방식과 프로토콜을 사용하고 있다. 이러한 필드버스 네트워크는 완전히 분리되어 있기 때문에 네트워크 관리자는 이를 관리하는데 많은 어려움을 겪고 있다. 본 논문에서는 이기종의 필드버스 네트워크를 통합할 수 있는 필드버스 프로토콜 변환 게이트웨이를 설계하였다. 필드버스 프로토콜 변환 게이트웨이는 프로토콜 변환을 하여 다른 종류의 네트워크로 데이터를 전달할 수 있고 분리된 네트워크를 통합하고 통합된 환경으로 제어 및 모니터링을 가능하게 한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.95-95
• /
• 2008

본 연구에서는 SiGe p-MOSFET을 제작하여 I-V 특성과 게이트 길이, $V_D$, $V_G$의 변화에 따른 저주파 노이즈특성을 측정하였다. Si 기판위에 성장한 $Si_{0.88}Ge_{0.12}$으로 제작된 SiGe p-MOSFET의 채널은 게이트 산화막과 20nm 정도의 Si Spacer 층으로 분리되어 있다. 게이트 산화막은 열산화에 의해 70$\AA$으로 성장되었고, 게이트 폭은 $25{\mu}m$, 게이트와 소스/드레인 사이의 거리는 2.5때로 제작되었다. 제작된 SiGe p-MOSFET은 빠른 동작 특성, 선형성, 저주파 노이즈 특성이 우수하였다. 제작된 SiGe p-MOSFET의 ESD 에 대한 소자의 신뢰성과 내성을 연구하기 위하여 SiGe P-MOSFET에 ESD를 lkV에서 8kV까지 lkV 간격으로 가한 후, SiGe P-MOSFET의 I-V 특성과 게이트 길이, $V_D$, $V_G$의 변화에 따른 저주파 노이즈특성 변화를 분석 비교하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.43-43
• /
• 2009

Organic TFT(OTFT)에서 중요시되는 게이트 절연막을 개선 하고자 본 연구에서는 게이트 절연막에 대한 전기적 분석을 하였다.OTFT의 절연막으로 널리 연구되고 있는 PVP를 포함한 다른 2개의 polymer, PMMA, PVA에 OTS 코팅을 하였다. MIM구조의, OTS 코팅이 되지 않은 각 polymer가 증착된 그룹과 OTS 코팅을 한 polymer그룹에 대하여 전기적 및 표면특성을 비교 분석하였다. 그 결과, 모든 polymer의 표면특성이 향상되었으나, 전기적인 특성에 대한 향상 정도는 polymer 마다 차이를 보였다. 특히, PMMA는 OTS와 정확성이 좋지 않아 증착된 절연막 전체가 분리가 되어 전기적 특성에 대해서는 불안정한 결과를 보였으며, OTS가 코팅된 다른 폴리머, PVP, PVA에서는 표면특성의 향상과 더불어 향상된 전기적 특성을 얻을 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2019.05a
• /
• pp.296-298
• /
• 2019

개방과 협력의 시대로 불리는 현재, 학문분야의 융합과 소통은 이미 오래전부터 강조되었던 가치다. 그러나 현실적으로 오랜 세월 전문 영역의 틀로써 명확히 분리되어왔던 학자들이 다른 영역의 연구자들과 자유롭게 협업 및 교류하는 상황은 쉽게 일어나기 어렵다. 이러한 문제에 대한 해결책으로서 본 연구는 온라인 네트워크 플랫폼에 주목하였다. 특히 학문 전 분야의 전문 연구자들을 연결하는 세계적인 플랫폼인 리서치게이트의 사례를 통해 사용자 동인을 확인해보고자 하였다. 이를 위해 본 연구에서는 국내 리서치게이트 이용자들에 대한 사용성 평가 설문 및 FGI를 계획하였다. 본 연구의 결과는 국내 연구자들을 중심으로 한 전문연구자 정보 네트워크 플랫폼 개발 방향에 대해 현실적인 시사점을 제시할 것으로 기대한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.5 no.7
• /
• pp.1361-1373
• /
• 2001

In the firewall systems of 3-tier client/server systems, in general, data transmission speed is declined rapidly according to the duplicated proxy services in application server and fire wall server. In this paper, an application server configuration containing the proxy functions of firewall system is proposed so that the high speed data transmission can be achieved. The proposed application server can form the dual-homed gateway by means of the additional network interface card. The screened router of application server forms the screened subnet gateway that can separate the internal network. The proposed server configuration is more effective in traffic control than the traditional firewall systems and provides high speed data transmission with the functions of firewall. It can be also cost-effective alternative to the firewall system.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.1
• /
• pp.99-102
• /
• 2002

Pinholes on the thermally grown oxide, which is called gate oxide, on silicon substrate under polysilicon layer are found and its mechanism is analyzed in this paper. The oxide under a polysilicon layer is broken during the plasma etching process of other polysilicon layer. Both polysilicon layers are separated with 0.8${\mu}{\textrm}{m}$ thick oxide deposited by CVD (Chemical Vapor Deposition). Since broken oxide points are found scattered around an arc occurrence point, it is assumed that an extremely high electric field generated near the arc occurrence point makes the gate oxide broken. 1'he arc occurrence point has been observed on the alignment key and is the mark of low yield. It is found that any arc occurrence can cause chips to fail by breaking the gate oxide, even if are occurrence points are found on scribeline.