대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

High Speed DRAM의 Speed 특성 향상을 위한 EDS Laser_Repair Condition 최적화 방안 연구

A Study about Optimization of Laser_repair Condition in EDS Area to Improve the Speed Parameter of High Speed DRAM

  • 김이순 (三星電子株式會社) ;
  • 한영신 (成均館大學校 情報通信工學部) ;
  • 이칠기 (成均館大學校 情報通信工學部)
  • Kim, Li-Soon (Samsung Electronics Industries Co., Ltd.) ;
  • Han, Young-Shin (SungKyunKwan Univ. Information & Communication Engineering) ;
  • Lee, Chil-Gee (SungKyunKwan Univ. Information & Communication Engineering)
  • 발행 : 2002.11.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 High speed DRAM의 speed 특성을 향상시키기 위한 Laser_Repair Condition 최적화의 한 방안을 구현하였다. 구현 방법은 먼저 Wafer내의 개별 Die별 DC Generator level을 확인하고 최약 DC Generator를 파악한 후 AC parameter의 margin을 check하고 AC parameter의 특성을 개선시킬 수 있는 DC Generator level을 forcing하여 test하여 개선 효과를 곧장 확인하였고 그에 대한 Fuse cutting inform을 생성하여 Laser_Repair 공정에서 적용하여 Post_Laser test시 개선 효과를 확인하였다.

This study is about optimization of Laser Repair Condition in EDS Line to improve AC and DC characteristic of high speed DRAM. The margin of AC parameter can be improved by forcing the proper DC generator levels and also improved by cutting the optional fuse about characteristics.

키워드

참고문헌

  1. 유희준 'DRAM의 설계' 흥릉 과학 출판사
  2. Sung Ho Wang, Jeongpyo Kim, Joonsuk Lee, Hyoung Sik Nam, Young Gon Kim, Jae Hoon Shim, Hyung Ki Ahn, Seok Kang, Bong Hwa Jeong, Jin Hong Ahn, Beomsup Kim 'A 500-Mb/s Quadruple Data Rate SDRAM Interface Using a Skew Cancellation Technique' IEEE Journal of solid-state circuits, Vol. 36, No.4, APRIL 2001 https://doi.org/10.1109/4.913743
  3. Dual-Line.co.ltd 'DRAM의 분류'
  4. Hongil Yoon, Gi-Won Cha, Changsik Yoo, Nam-Jong Kim, Keum-Yong Kim, Chang Ho Lee, Kyu-Nam Lim, Kyuchan Lee, JunYoung Jean, Tae Sung Jung, Hongsik Jeong, TaeYoung Chung, Kinam Kim, Soo In Cho 'A 2.5-V, 333-Mb/s/pin, 1-Gbit, Double-Data-Rate Synchronous DRAM' IEEE Journal of solidstate circuits, Vol. 34, No. 11, NOVEMBER 1999 https://doi.org/10.1109/4.799867
  5. Hiroki Fujisawa; Tsugio Takahashi; Masayuki Nakamura; Kazuhiko Kajigaya 'A Dual-Phase-Controlled Dynamic Latched Amplifier for High-Speed and Low-Power DRAMs' IEEE Journal of solid-state circuits, Vol. 36, No.7, JULY 2001 https://doi.org/10.1109/4.933470