Test Scheduling Algorithm of System-on-a-Chip Using Extended Tree Growing Graph

확장 나무성장 그래프를 이용한 시스템 온 칩의 테스트 스케줄링 알고리듬

  • 박진성 (주식회사 텔리즘 통신기술연구소) ;
  • 이재민 (관동대학교 전자공학과)
  • Published : 2004.05.01

Abstract

Test scheduling of SoC (System-on-a-chip) is very important because it is one of the prime methods to minimize the testing time under limited power consumption of SoC. In this paper, a heuristic algorithm, in which test resources are selected for groups and arranged based on the size of product of power dissipation and test time together with total power consumption in core-based SoC is proposed. We select test resource groups which has maximum power consumption but does not exceed the constrained power consumption and make the testing time slot of resources in the test resource group to be aligned at the initial position in test space to minimize the idling test time of test resources. The efficiency of proposed algorithm is confirmed by experiment using ITC02 benchmarks.

시스템 온 칩의 테스트 스케줄링은 제한된 전력 사용량 내에서 테스트 시간을 최소화하기 위한 방법들 가운데 하나로서 매우 중요하다. 본 논문에서는 테스트 자원들을 선택하여 그룹화하고 코어 기반 시스템 온 칩 전체 전력소비량을 고려하면서 테스트 시간과 전력소모량의 곱의 크기에 기초하여 이들을 배열하여 스케줄링 하는 휴리스틱 알고리듬을 제안한다. 전력소모량은 최대이면서 제한된 전력 소모량을 초과하지 않는 테스트 자원 그룹을 먼저 선택하고 테스트 자원 그룹 내 요소들의 테스트 시작 위치를 테스트 공간의 초기 위치에 배치하여 테스트 자원들의 낭비시간을 최소화한다. ITC02 벤치마크 회로를 사용한 실험을 통해 알고리듬의 유효성을 보인다.

Keywords

References

  1. C. Dislis, J. H. Dick, I. D. Dear and A. P. Ambler (1995). Test Economics and Design for Testability, ELLIS HORWOOD
  2. Krishnendu Chakrabarty, 'Test scheduling for core-based systems using mixed-integer linear programming,' IEEE Trans. On Computer-Aided Design of Integrated circuits and Systems, vol. 19, no. 10, pp. 1163-1174, 2000 https://doi.org/10.1109/43.875306
  3. Vikram Iyenger and K. Chakrabarty, 'Precedence-based, preemptive, and power-constrained test scheduling for system-on-a chip,' 19th IEEE Proceedings on VLSI Test Symposium, pp. 368-374, 2001 https://doi.org/10.1109/VTS.2001.923464
  4. Zhao D. and S. Upadhyaya, 'Dynamically partitioned test scheduling for SoCs under power constraints,' 11th IEEE North Atlantic Test Workshop, Montauk, NY, May 2002
  5. Zhao D., S. Upadhyaya and M. Margala, 'Minimizing concurrent test time in SoCs by balancing resource usage,' Proceedings of the 12th ACM Great Lakes Symposium on VLSI, pp. 77-82, 2002 https://doi.org/10.1145/505306.505323
  6. Erik Larsson and Zebo peng, 'System-on-Chip test parallelization under power constraints,' European Test workshop, Stockholm Sweden, 2001
  7. E.J. Marinissen, V. Iyengar and K. Chakrabarty. ITC 2002 SOC test benchmark initiative http://www.extra.research.philips.com/ito02sobenchm
  8. F. Brglez, D. Bryan, and K. Kozminski, 'Combinational profiles of sequential benchmark circuits,' in Intl. Symp. on Circuts and Systems, pp. 1929-1934, 1989 https://doi.org/10.1109/ISCAS.1989.100747