DOI QR코드

DOI QR Code

The Degradation Characteristics Analysis of Poly-Silicon n-TFT the Hydrogenated Process under Low Temperature

저온에서 수소 처리시킨 다결정 실리콘 n-TFT의 열화특성 분석

  • Published : 2008.09.30

Abstract

We have fabricated the poly-silicon thin film transistor(TFT) which has the LDD-region with graded spacer. The devices of n-channel poly-si TFT's hydrogenated by $H_2$ and $H_2$/plasma processes were fabricated for the devices reliability. We have biased the devices under the gate voltage stress conditions of maximum leakage current. The parametric characteristics caused by gate voltage stress conditions in hydrogenated devices are investigated by measuring/analyzing the drain current, leakage current, threshold voltage($V_{th}$), sub-threshold slope(S) and transconductance($G_m$) values. As a analyzed results of characteristics parameters, the degradation characteristics in hydrogenated n-channel polysilicon TFT's are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si grain boundary due to dissolution of Si-H bonds. The structure of novel proposed poly-Si TFT's are the simplicities of the fabrication process steps and the decrease of leakage current by reduced lateral electric field near the drain region.

경사형 스페이서와 LDD 영역을 갖는 다결정 실리콘 TFT를 제작하였다. 소자 특성의 신뢰성을 위해 수소($H_2$)와 수소/플라즈마 처리 공정으로 수소 처리된 n-채널 다결정실리콘 TFT 소자를 제작하였다. 소자에 최대 누설전류의 게이트 전압 조건에서 소자에 스트레스를 인가시켰다. 게이트 전압 스트레스 조건에 의해 야기되는 열화 특성인자들인 드레인 전류, 문턱전압($V_{th}$), 부-문턱전압 기울기(S), 최대 전달 컨덕턴스($g_m$), 그리고 파워인자 값을 측정/추출하였으며, 수소처리 공정이 소자 특성의 열화 결과에 미치는 관계를 분석하였다. 특성 파라미터의 분석 결과, 수소화 처리시킨 n-채널 다결정 실리콘 박막 트랜지스터에서 열화특성의 원인들은 다결정실리콘/산화막의 계면과 다결정 실리콘의 그레인 경계에서 실리콘-수소 본드의 해리에 의한 현수 본드의 증가이었다. 따라서 새로 제안한 다결정 TFT의 구조는 제작 공정 단계가 간단하며, 소자 특성에서 누설전류가 드레인 영역 근처 감소된 수평 전계에 의해 감소되었다.

Keywords

References

  1. Yoshiaki Et al, "Accelerated Negative- Bias Temperature Degradation in Low-Temperature Polycrystalline-Silicon p-Channel TFTs under Dynamic Stress" IEEE Trans. on ED Vol. 54, No.9, pp. 2451-2459, Sep. 2007
  2. Vicas Rana et al, "Dependence of Single- Crystalline Si-TFT Characteristics on the Channel Position Inside a Location-Controlled Grain" IEEE Trans. on Electron Devices Vol. 52, No.12, pp. 2622-2628, Dec. 2005 https://doi.org/10.1109/TED.2005.859689
  3. C. Yoo, D. J. Kim and K.L. Lee "Threshold voltage and mobility mismatch compensated analogue buffer for driver- integrated poly-Si TFT LCD" Electronics Letters 20th January 2005 Vol.41, No.2, pp.138-139, 2005
  4. E.S.Jung,Y.J.Lee, "The Analysis of Degradation Characteristics in Poly-Silicon Thin Film Transistor Formed by Solid Phase Crystallization" Journal of KIEEME. Vol. 16, No. 1, pp26-32, 2003
  5. Kow-Ming Chang, Gin-Ming Lin "Effect of Channel- Width Widening on a Poly-Si Thin-Film Transistor Structure in the Linear Region" IEEE Trans. on ED Vol.54, No.9, pp.2418-2425, 2007 https://doi.org/10.1109/TED.2007.902853
  6. J. S Yuan; et al "Evaluation of Hot-Electron Effect on LDMOS Device and Circuit Performances" IEEE ED. Vol.55, pp.1519-1523, June 2008 https://doi.org/10.1109/TED.2008.922850