정보처리학회논문지A (The KIPS Transactions:PartA)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조

Structure of Low-Power MOS Current-Mode Logic Circuit with Sleep-Transistor

  • 김정범 (강원대학교 전기전자공학부)
  • 발행 : 2008.04.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 MOS 전류모드 논리회로 (MOS current-mode logic circuit)의 누설전류를 감소시키기 위해 슬립 트랜지스터 (sleep-transistor) 트랜지스터를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하는 새로운 구조를 제안하였다. 슬립 트랜지스터는 누설전류를 최소화하기 위해 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 사용하였다. $16\;{\times}\;16$ 비트 병렬 곱셈기를 제안한 구조에 적용하여 제안한 구조의 타당성을 입증하였다. 이 회로는 기존 MOS 전류모드 논리회로 구조에 비해 대기전력소모가 1/50으로 감소하였다. 이 회로는 삼성 $0.35\;{\mu}m$ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 이용하여 검증하였다.

This paper proposes a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to high-threshold voltage transistor to minimize the leakage current. The $16\;{\times}\;16$ bit parallel multiplier is designed by the proposed circuit structure. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. This circuit is designed with Samsung $0.35\;{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

키워드

참고문헌

  1. Neil H. E. Wests, David Harris. “CMOS VLSI DESIGN”. Addison-Wesley Publishing Company 2005
  2. Hassan Hassan, Mohab Anis, and Mohamed Elmasry “MOS Current Mode Circuits: Analysis, Design, and Variability”, IEEE Trans. VLSI Systems, Vol.13, No.8, pp.885-898, August, 2005 https://doi.org/10.1109/TVLSI.2005.853609
  3. Akira Tanabe, Masato Umetani, Ikuo Fujiwara, Takayuki Ogura, Kotaro Kataoka, Masao Okihara. “0.18-${\mu}m$ CMOS 1-Gb/s Multiplexer/ Demultiplexer ICs Using Current Mode Logic with Tolerance to Threshold Voltage Fluctuation”, IEEE J. Solid-State Circuits, Vol.36, pp.988-996, June, 2001 https://doi.org/10.1109/4.924861
  4. M. Mizuno, M. Yamahsina, K. Furuta, H. Igura, H. Abiko, K. Okabe, A. Ono, H. Yamada, “A GHz MOS, Adaptive Pipeline Technique Using MOS Current-Mode Logic”, IEEE J. Solid-State Circuits, Vol.31, pp.784-791, June, 1996 https://doi.org/10.1109/4.509864
  5. Issam S. Abu-Khater, Abdellatif Bellaouar, M. I. Elmasry, “Circuit Techniques for CMOS Low-Power High-Performance Multipliers”, IEEE J. Solid-State Circuits, Vol.31, pp.1535-1546, No.10, October, 1996 https://doi.org/10.1109/4.540066