Journal of the Microelectronics and Packaging Society (마이크로전자및패키징학회지)

The Korean Microelectronics and Packaging Society (한국마이크로전자및패키징학회)
권호 표지
DOI QR코드

DOI QR Code

Numerical Analysis of Warpage and Stress for 4-layer Stacked FBGA Package

4개의 칩이 적층된 FBGA 패키지의 휨 현상 및 응력 특성에 관한 연구

  • 김경호 (서울과학기술대학교 NID 융합기술대학원) ;
  • 이혁 ((주)하나마이크론사) ;
  • 정진욱 ((주)하나마이크론사) ;
  • 김주형 ((주)하나마이크론사) ;
  • 좌성훈 (서울과학기술대학교 NID 융합기술대학원)
  • Received : 2012.01.17
  • Accepted : 2012.04.17
  • Published : 2012.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

Semiconductor packages are increasingly moving toward miniaturization, lighter and multi-functions for mobile application, which requires highly integrated multi-stack package. To meet the industrial demand, the package and silicon chip become thinner, and ultra-thin packages will show serious reliability problems such as warpage, crack and other failures. These problems are mainly caused by the mismatch of various package materials and geometric dimensions. In this study we perform the numerical analysis of the warpage deformation and thermal stress of 4-layer stacked FBGA package after EMC molding and reflow process, respectively. After EMC molding and reflow process, the package exhibits the different warpage characteristics due to the temperature-dependent material properties. Key material properties which affect the warpage of package are investigated such as the elastic moduli and CTEs of EMC and PCB. It is found that CTE of EMC material is the dominant factor which controls the warpage. The results of RSM optimization of the material properties demonstrate that warpage can be reduced by $28{\mu}m$. As the silicon die becomes thinner, the maximum stress of each die is increased. In particular, the stress of the top die is substantially increased at the outer edge of the die. This stress concentration will lead to the failure of the package. Therefore, proper selection of package material and structural design are essential for the ultra-thin die packages.

최근 모바일 기기에 적용되는 반도체 패키지는 초소형, 초박형 및 다기능을 요구하고 있기 때문에 다양한 실리콘 칩들이 다층으로 수직 적층된 패키지의 개발이 필요하다. 패키지 및 실리콘 칩의 두께가 계속 얇아지면서 휨 현상, 크랙 및 여러 다른 형태의 파괴가 발생될 가능성이 많다. 이러한 문제는 패키지 재료들의 열팽창계수의 차 및 패키지의 구조적인 설계로 인하여 발생된다. 본 연구에서는 4층으로 적층된 FBGA 패키지의 휨 현상 및 응력을 수치해석을 통하여 상온과 리플로우 온도 조건에서 각각 분석하였다. 상온에서 가장 적은 휨을 보여준 경우가 리플로우 공정 조건에서는 오히려 가장 큰 휨을 보여 주고 있다. 본 연구의 물성 조건에서 패키지의 휨에 가장 큰 영향을 미치는 인자는 EMC의 열팽창계수, EMC의 탄성계수, 다이의 두께, PCB의 열팽창계수 순이었다. 휨을 최소화하기 위하여 패키지 재료들의 물성들을 RMS 기법으로 최적화한 결과 패키지의 휨을 약 $28{\mu}m$ 감소시킬 수 있었다. 다이의 두께가 얇아지게 되면 다이의 최대 응력은 증가한다. 특히 최상부에 위치한 다이의 끝 부분에서 응력이 급격히 증가하기 시작한다. 이러한 응력의 급격한 변화 및 응력 집중은 실리콘 다이의 파괴를 유발시킬 가능성이 많다. 따라서 다이의 두께가 얇아질수록 적절한 재료의 선택 및 구조 설계가 중요함을 알 수 있다.

Keywords

References

  1. P. Sun, V. Leung, D. Yang, R. Lou, D. Shi and T. Chung, "Development of a New Package-on-Package (PoP) Structure for Next-Generation Portable Electronics", 2010 Electronic Components and Technology Conference, 1957 (2010).
  2. T. Jiang and S. Luo, "3D Integration-Present and Future", Proc. 10th Electronics Packaging Technology Conference, 373 (2008).
  3. S.-H. Hwang, B.-J. Kim, S.-Y. Jung, H.-Y. Lee and Y.-C. Joo, "Thermo-Mechanical Analysis of Though-silicon-via in 3D Packaging", J. Microelectron. Packag. Soc., 17(1), 69 (2010).
  4. W. D. van Driel, G. Q. Zhang, J. H. J. Janssen, L. J. Ernst, F. Su, K. S. Chian and S. Yi, "Prediction and Verification of Process-induced Thermal Deformation of Electronic Packages Using Non-linear FEM and 3D Interferometry", Proc. EuroSimE, 362 (2002).
  5. T. Y. Wu, Y. Tsukad and W. T. Chen, "Materials and Mechanics Issues in Flip-chip Organic Packaging", Proc. 46th Electronic Components and Technology Conference, 524 (1996).
  6. H. H. Jiun, I. Ahmad, A. Jalar, G. Omar, "Effect of Wafer Thinning Methods Towards Fracture Strength and Topography of Silicon Die", Microelectronics Reliability, 46(5), 836 (2006). https://doi.org/10.1016/j.microrel.2005.07.110
  7. S. S. Kiyono, K. Yonehara, "Consideration of Mechanical Chip Crack on FBGA Packages", Proc. 2001 Electronic Components and Technology Conference, (2001).
  8. G. Kelly, C. Lyden, W. Lawton, J. Barrett, A. Saboui, H. Pape and H. Peters, "The Importance of Molding Compound Chemical Shrinkage in the Stress and Warpage Analysis of PQFPs", Proc. 45th Electronic Components and Technology Conference, 977 (1995).
  9. B. Kiang, J. Wittmershaus, R. Kar and N. Sugai, "Package Warpage Evaluation for Multi-Layer Molded PQFP", Proc. 11th IEEE/CHMT International Electronics on Manufacturing Technology Symposium (IEMT), 89 (1991).
  10. R. Ingkanisorn and A. Sriyarunya, "RoHS-Compliant Molding Compound Evaluation and Manufacturability For FBGA Packages", Proc. 6th Electronic Packaging Technology Conference (EPTC), 479 (2004).
  11. L. Yip and A. Hamzehdoost, "Package Warpage Evaluation for High Performance PQFP", Proc. 45th Electronic Components and Technology Conference, 229 (1995).
  12. K. Irving, Y. Chien, J. Zhang, L. Rector and M. Todd, "Low Warpage Molding Compound Development for Array Packages", Proc. 1st Electronics System integration Technology Conference (ESTC), 2, 1001 (2006).
  13. C. G. Song and S.-H. Choa, "Numerical Study of Warpage and Stress for the Ultra Thin Package", J. Microelectron. Packag. Soc., 17(4), 49 (2010).
  14. J. Zhang, M. O. Bloomfield, J. Lu, R. J. Gutmann and T. S. Cale, "Thermal Stresses in 3D IC Inter-wafer Interconnects", Microelectronic Engin., 82, 534 (2005). https://doi.org/10.1016/j.mee.2005.07.053

Cited by

  1. Numerical Analysis of Warpage and Reliability of Fan-out Wafer Level Package vol.21, pp.1, 2014, https://doi.org/10.6117/kmeps.2014.21.1.031
  2. Solid Epoxy를 이용한 패키지 및 솔더 크랙 신뢰성 확보를 위한 실험 및 수치해석 연구 vol.27, pp.1, 2012, https://doi.org/10.6117/kmeps.2020.27.1.0055