DOI QR코드

DOI QR Code

고 처리율 병렬 터보 복호기 설계

Design of a High Throughput Parallel Turbo Decoder

  • 이원호 ((주)AP위성통신 SoC팀) ;
  • 박희민 (상명대학교 컴퓨터소프트웨어 공학과) ;
  • 임종석 (서강대학교 컴퓨터공학과)
  • Lee, Won-Ho (SoC team, AP satellite communications Inc.) ;
  • Park, Heemin (Dept. of Computer Software Engineering, Sangmyung University) ;
  • Rim, Chong S. (Dept. of CS&E, Sogang University)
  • 투고 : 2013.09.17
  • 발행 : 2013.11.25

초록

본 논문은 하나 이상의 다양한 길이의 패킷을 동시에 복호할 수 있는 고 처리율 병렬 터보 복호기의 설계를 보인다. 터보 복호기의 병렬 구조는 반복 복호로 인한 긴 디코딩 시간을 절감시키며, 입/출력의 이중 버퍼 구조 설계는 패킷들의 연속적인 복호를 가능하게 함으로써 복호기의 처리율을 향상시킨다. 병렬 터보 복호기는 가장 긴 길이의 패킷을 복호할 수 있도록 설계되기 때문에, 이보다 짧은 길이의 패킷의 복호 시에는 사용하지 않는 PE(Processing Element)가 존재한다. 본 논문의 아이디어는 이 유휴 PE들을 연속적으로 이어지는 다음 패킷의 복호에 즉시 이용함으로써, 복호기 내의 PE 사용 효율을 높이고 처리율을 향상시키는 데 있다. 이를 위하여 여러 패킷의 복호를 동시에 가능하게 하는 제어가 필요하며, 본 논문에서는 이러한 제어 방법을 기술한다. 제안한 방법을 적용하여, 32개의 PE를 사용하면서 최대 6144비트 길이의 패킷을 복호 할 수 있는 병렬 터보 복호기를 구현하였으며, 기존 터보 복호기와 비교하여 약 16% 의 면적 증가가 있었으나, 짧은 패킷의 경우 기존 복호기에 비해 최대 28배의 높은 처리율 향상 효과를 보였다.

This paper provides a design of high-throughput parallel turbo decoder that is able to decode several packets of various length simultaneously. For high-speed communications, designing of Turbo decoder as parallel structures reduces the long decoding time caused by iterative turbo decode way. Also, by employing the double buffer structure for input and output packets improves the decoder throughput by enabling continuous decoding. Because parallel turbo decoder is designed to be able to decode the packet of the longest length, there exist idle PE's(Processing Element) in the case of decoding packets of short length. The main idea of this paper is to increase the utilization of PE's in parallel Turbo decoder and to improve the decoder throughput by using the idle PE's immediately for the subsequent packets decoding. For this, the control is necessary to enable the concurrent decoding of several short packets and we propose the method of this control. Applying the proposed method, we implemented Turbo Decoder with 32 PE's that can decode packets of 6144 bits maximum. Compared to the conventional Turbo decoder, although the area was increased about 16%, the decoder throughput was improved 28 times for short packets.

키워드

참고문헌

  1. C. Berrou, A. Glavieux, and P. Thitimajshima, "Near Shannon Limit Error-Correcting Coding and Decoding: Turbo-Codes," IEEE International Cpnference on Communication (ICC'93), vol. 2, pp. 1064-1070, May. 1993.
  2. J. Hsu, and C. Wang, "A parallel decoding scheme for turbo codes," IEEE International Symposium on Circuits and Systems, Vol. 4. pp. 445-448, June 1998.
  3. Y. Zhang, K. K. Parhi, "Parallel Turbo Decoding," IEEE International Symposium on Circuits and Systems, vol. 2, pp. 509-512, May 2004.
  4. B. Bougard et al., "A Scalable 8.7nJ/bit 75.6Mb/s Parallel Concatenated Convolutional (Turbo-) CODEC," IEEE ISSCC Dig. Tec. Papers, 2003, pp. 152-153.
  5. R. Dobkin, M. Peleg, and R, Ginosar, "Parallel Interleaver Design and VLSI Architecture for Low-Latency Map Turbo Decoders," IEEE Trans. on VLSI Systems, vol. 13, no. 4, pp. 427-438, Apr. 2005. https://doi.org/10.1109/TVLSI.2004.842916