DOI QR Code
(Department of Electronics Engineering, Inha University)
본 논문에서는 광채널을 이용한 디스플레이포트 송수신 구조를 제안한다. 디스플레이포트의 전기적 채널을 광 채널로 바꾸어 장거리에서 고속 데이터 전송을 할 수 있는 메인 채널과, 광통신을 사용해 양방향 보조 채널을 구성하기 위한 구조를 제안하고 구현하였다. 더 나아가 보조채널을 이용하여 HPD 신호를 전송하는 방법을 제안하였으며, 이는 HPD 신호전송에 독립적으로 하나의 광 채널을 할당하여 사용하는 방법을 개선한 것이다. 광통신에 사용되는 전력을 최소화를 목적으로 메인링크에 사용되는 광송신부 전원을 제어하는 방법을 제안하고, 이를 적용하는 방법과 개선 할 수 있는 방법도 제시하였다. 설계된 시스템은 Verilog HDL로 설계 되었으며, 보조채널 송 수신기의 제어회로는 FPGA을 사용하여 합성한 결과 651개의 ALUTs와 511개의 registers를 사용하였으며, 324개의 Block Memory bits를 사용하였다. 최대 동작 속도는 250MHz이다. 제안한 전원제어를 적용하면 절전모드 동작 시, 메인 링크 송신 광모듈에서 740mW의 전원소비를 감소시킬 수 있다.
This paper presents a transceiver design for DisplayPort interface using an optical channel. By converting the electronic channel to the optical channel, the DisplayPort's main channel can provide a high-speed data transmission for long distance. The design converting the electronic channel to the optical channel in the main channel and AUX channel of the DisplayPort is presented in this paper. Futhermore, the HPD signal transmission by using AUX channel is proposed. In order to minimize power consumption, this paper also proposed a method of controlling the TX block in the main link. The proposed system is designed by a FPGA and an optical module. The FPGA used 651 ALUT(adaptive look-up table)s, 511 resisters and 324 block memory bits. The maximum operating rate of the FPGA is 250MHz. With the proposed power control scheme, 740mW of power dissipation reduction can be achieved at the main link optical TX module.