권호 표지

한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences) (The Journal of Korean Institute of Communications and Information Sciences)

한국통신학회 (The Korean Institute of Commucations and Information Sciences)

  • 월간
  • /
  • 1226-4717(pISSN)
  • /
  • 2287-3880(eISSN)

Aim & Scope

한국통신학회 논문지는 정보, 통신, 네트워크 및 융합 기술에 관련된 주제를 다루는 전문 학술지입니다. 정보, 통신, 네트워크 및 융합 기술에 관련된 새로운 개념, 이론, 기술과 응용까지 논문에서 다루는 주제에 따라 일반논문(통신이론 및 시스템/네트워크 및 서비스/융합기술/구현논문), 특집논문으로 분류하여 발행되고 있습니다. 일반논문에서 다루어지는 주제어는 다음 홈페이지에서 볼 수 있습니다. [J-KICS(A,B,C,D) Keywords] *일반 물리계층분야 (A) : 통신/정보이론, 정보통신 시스템(특히, 물리계층 및 링크계층)과 관련된 주제를 중심으로 하고, 이외에도 정보통신 시스템의 응용으로서의 다양한 신호 및 정보처리, 이동체 기술 등의 주제에 대해서도 포괄적으로 논문을 모집/출판하고 있습니다. 상위계층분야 (B) : 다양한 네트워크의 MAC계층, 네트워크 계층, 전달 계층 그리고 어플리케이션 계층에 관련된 주제를 중심으로 하는 전문 학술지로서 이외에도 다양한 유무선통신 네트워크의 제어 기능, 이동성 관리 기능, 전력 관리 기능 등의 주제를 포함하는 논문을 모집/출판하고 있습니다. 융합분야 (C) : 통신 및 네트워크 전 분야 및 ICT 융합 분야를 망라하며 논문을 모집/출판하고 있습니다. 구현분야 (D) : 통신 및 융합분야 시스템의 설계 및 구현에 관련된 주제를 중심으로 하고 있으며 이외에도 정보통신과 관련된 여러 가지 다양한 시스템의 응용 및 적용 등의 주제에 대해서도 포괄적으로 논문을 모집/출판하고 있습니다. *특집 매월 특집 주제에 관한 논문을 출판하고 있습니다. 주제는 통신 및 네트워크 전 분야 및 ICT 융합 분야를 망라하며 이 중 현재 연구가 활발한 분야, 미래 유망 분야를 선정하여 매월 특집 주제로 선정하게 되며 선정된 특집 주제에 맞는 초청 편집장 및 초청 편집위원을 구성하여 논문을 모집, 출판을 하고 있습니다. 특집 주제, 논문 투고 일정 및 방법은 한국통신학회 홈페이지에 안내가 되며 투고 논문은 6주 이내의 긴급 심사를 통하여 게재 승인된 논문은 게재 일정에 따라 출판이 되게 됩니다.

https://www.kics.or.kr/home/kor/article/submission/submission_00.asp KSCI KCI

제28권11A호

  1. 이호숙;유태환;문지현;이형호 859
    PDF KSCI
    본 논문에서는 Ethernet PON에서 서비스 우선 순위를 고려한 상향 채널 대역 할당 기법을 설계하였다. 제안된 대역 할당 기법의 목적은 광 라인 장치인 OLT(Optical Line Termination) 또는 광 단말 장치인 ONU(Optical Network Unit)에서 전송 제어시 서비스의 우선 순위를 고려하도록 하여 차별화 된 전송 품질을 제공하는데 있다. 이를 위하여 OLT 측에 이중 스케줄링 기법을 적용하여 전송 지연에 민감한 서비스에 대해서는 고정 대역 할당기법을, 전송 지연에 덜 민감한 best-effort 서비스에 대해서는 동적 대역 할당 기법을 동시에 제공할 수 있도록 하고, 동적 대역 할당에 의해 허락된 전송 지속 시간 동안 ONU에서 트래픽 특성별로 계층화된 우선 순위를 적용하여 전송을 제어하도록 하였다. 따라서 제안된 전송 제어 알고리즘에 의해 T$_1$, E$_1$등의 고정 대역 서비스와 전용선 서비스, best-effort 서비스 내에서 실시간과 비 실시간 서비스 등을 서비스 특성에 따라 차별화 된 전송 품질로 제공할 수 있다. 본 논문에서는 OPNET을 이용한 모델링과 시뮬레이션 결과를 통해 기존 대역 할당 기법과 제안된 대역 할당 기법의 성능을 비교하였다.
  2. 최기현;신호진;신동렬 867
    PDF KSCI
    기존의 단대단 혼잡제어는 단순히 중복된 ACK 신호를 이용하여 혼잡을 처리하며 일반적으로 혼잡을 제어하는데 시간이 많이 소요된다. 이러한 메커니즘은 혼잡발생시에 TCP의 혼잡 윈도의의 크기가 동기화 되는 현상을 피할 수 없으며, 더욱이 RTT가 증가될 경우 중복된 ACK 패킷을 받기 전에 혼잡이 사라지거나 받기 전까지 전송되는 패킷으로 인해서 정확한 혼잡제어를 할 수 없다. 최근에 이러한 단대단 혼잡제어의 문제점을 개선하는 다양한 AQM(Active Queue Management)를 소개되고 있으며, 기본적으로 RED의 혼잡 제어 메커니즘을 사용한다. 본 논문에서는 우선 다양한 전송률과 혼잡에 반응하는 흐름(TCP)과 반응하지 않는 흐름(UDP)을 갖는 트래픽 상에서 RED, CHOKe, FRED 그리고 SRED등과 같은 AQM의 효과를 평가한다. 특히, CHOKe 메커니즘의 경우 혼잡에 반응하지 않는 흐름이 증가 할 경우 공평성이 떨어지는 단점을 갖는다. 따라서, 본 논문에서는 UDP 트래픽으로 부터 TCP 트래픽을 보호하기 위해 UPD 트래픽과 TCP 트래픽을 두개의 독립된 논리적인 큐에서 서로 다른 CHOKe 메커니즘으로 처리하는 이중 큐 CHOKe 메커니즘을 제안한다. 각 흐름의 정보를 유지하기 위해 LRURED에서 제안한 부분상태 정보(Partial state information)를 이용하여 트래픽 유형별로 구별하고 격리하여 보다 효율적인 혼잡제어를 제시한다.
  3. 임연주;오창국;박상규 876
    PDF KSCI
    차세대 무선 통신 시스템에서는 큰 채널 용량 이득을 얻기 위해 다중 송수신 안테나(Multiple Input Multiple Output : MIMO) 시스템을 갖는 공간 다중화(spatial multiplexing) 기술이 사용될 것이다. 다중 송수신 안테나 시스템은 비용과 복잡성을 줄이기 위해 송신 안테나 혹은 수신안테나 중에서 이용 가능한 부집합(subset)의 안테나만을 선택하는 것이 요구될 것이다. 본 논문에서는 다중경로를 가지는 다중 송수신 안테나 시스템에 적합한 안테나 선택 기법을 제안한다. 그리고 제안된 안테나 선택 기법을 사용한 다중 송수신 안테나 시스템의 채널 용량과 사고 확률(outage probability)을 구한다.
  4. 정오현;윤의중;양승인 883
    PDF KSCI
    본 논문에서는 접지된 유전체평면 위에 변하는 저항율을 갖는 저항띠 격자구조의 전자파 산란문제를 수치해석 방법인 FGMM(Fourier-Galerkin Moment Method)을 이용하여 스트립 폭 및 주기, 유전체층의 비유전율 및 두께, 입사각에 따라 수치 해석하였다. 산란전자계는 Floquet 모드함수의 급수로 전개하였다. 경계조건은 미지의 계수를 구하기 위하여 적용하였고, 저항띠 경계조건은 접선성분의 전계와 스트립의 유도전류와의 관계를 위해 이용하였다. 저항띠의 변하는 저항율은 저항띠의 양끝에서 0으로 변하는 경우를 취급하였고, 이때 유도되는 표면 전류밀도는 2종 Chebyshev 다항식의 급수로 전개하였다. 본 논문에서 변하는 저항율이 0을 갖는 도체띠에 대한 정규화 된 반사전력은 기존 논문의 결과와 매우 잘 일치하였다.
  5. Peter A. Beerel;Kim, Kyeoun-Soo 891
    PDF KSCI
    본 논문은 다양한 멀티미디어 표준들을 이용하는 휴대용 기기에 유용한 가변길이 인코더와 디코더의 저 전력 비동기식 배럴 쉬프터를 제시한다. 본 논문의 새로운 접근 방법은, 보통 가변길이 코덱의 불균일한 쉬프트 제어에 대해서 통계적으로 최적화 된 다중레벨의 비동기식 배럴 쉬프터를 도출하는 것이다. 자주 발생하는 쉬프트에 대해서는 데이터가 하나의 레벨만 통과하면 출력되도록 하고, 드물게 나타나는 쉬프트에 대해서는 데이터가 다중레벨의 통과하여 출력되도록 구성한다. 레이아웃 전과 후의 HSPICE 시뮬레이션 결과에 대해서, 제안된 설계는 최적화 과정을 거치지 않은 비동기식 설계 및 동기식 설계와 비교해서, 동일한 성능(평균적인) 하에서 40%이상의 에너지 소모(평균적인)를 절약할 수 있었다.
  6. 채규성;김성일;이경호;김창우 902
    PDF KSCI
    에미터 면적이 2.0${\times}$20 $\mu\textrm{m}$$^2$인 단위 InGaP/GaAs HBT power cell을 이용하여 IMT-2000 단말기용 MMIC 2단 전력 증폭기를 설계 및 제작하였다. 온도 변화에 따른 전력증폭기의 RF 특성 변화를 보상시킬 수 있으며, 외부 조절 전압으로 대기전류를 줄일 수 있는 능동 바이어스 회로를 채택하였다. HBT의 실측정 S 파라미터와의 fitting을 통하여 비선형 등가 회로 파라미터를 추출하였고, load-pull 시뮬레이션으로 최대 출력 정합 임피던스를 결정하였다. 제작 및 측정 결과, MMIC 2단 전력증폭기는 on-wafer 측정에서 23 ㏈의 전력 이득과 28.4 ㏈m의 출력 전력( $P_{1-}$㏈/) 및 31%의 전력 부가 효율을 얻었으며, FR-4 기판상에 off-chip 출력정합회로를 구현한 COB 측정에서 22.3 ㏈의 전력이득과 26 ㏈m의 출력전력 및 28%의 전력부가효율을 얻었으며, -40 ㏈c의 ACPR 특성을 얻었다..
  7. 조영빈;나종덕;전계석 912
    PDF KSCI
    본 논문에서는 UWB용 소형 안테나를 설계하기 위해 폭이 넓은 안테나의 슬롯면내에 구형 루프를 추가하고 이중급전 방법을 사용한 슬롯루프 안테나를 제안하였다. 이 안테나는 3개의 기하학적인 공진 구조에 의해 다중 공진 모드를 발생시키는 새로운 구조이며, 각각의 공진 주파수에 따른 임피던스 정합은 이중 급진점의 오프셋 길이를 변화하여 얻을 수 있다. 제작된 안테나는 중심 주파수가 6.755 ㎓이며, 슬롯의 크기는 12.5mm${\times}$50mm이고 슬롯 내의 구형 루프의 크기는 10.5mm${\times}$27.5mm이다. 실험 결과 슬롯루프 안테나의 비대역폭은 VSWR 2:1 기준으로 63.21 %로 측정되었으며 이는 이론 값과 5% 범위 이내에서 일치하였다. 또한 안테나의 최대 이득은 7.42 ㏈i로 측정되었다.
  8. 지일구;정정화 921
    PDF KSCI
    본 논문은 높은 지향성을 갖는 방향성 결합기 설계에 관한 연구이다. 이동통신 기지국의 송신단에서는 신호의 크기나 주파수 혹은 안테나에서의 반사등을 확인하기 위해 방향성 결합기를 사용한다 즉. 통신에 간섭을 줄여 에러 발생을 막고 원활한 통신 성능 시험을 하기 위해서는 높은 지향성이 요구된다. 지금까지 높은 지향성을 얻기 위한 많은 구조가 제시되었고, 지향성과 관련한 분석과 연구가 있었다. 그러나 현재 지향성은 일반적으로 20㏈정도가 구현되고 있으며. 40㏈이상과 같은 높은 지향성을 구현하는데 어려움이 있다. [1] 따라서 본 논문에서는 40㏈와 같은 높은 지향성을 구현하기 위하여 스트립선로 구조로 시도하였으며, 50$\Omega$ 전송선과 만나는 접합부분의 밴드에서 야기되는 불연속으로 인한 리액턴스 성분을 줄이기 위하여 케패시턴스 성분을 추가하였다. 여기에서는 케패시턴스 성분을 대신하여 접지면을 추가한 새로운 구조의 방향성결합기를 제안하고 이를 설계하여 실험하였다 그리고 이 새로운 구조를 이용한 방향성 결합기와 기존의 방향성 결합기와의 지향성 측정 실험(시뮬레이션) 결과 값을 비교 검토하였다. 실험에 사용한 측정 주파수의 중심주파수는 2.05㎓(IMT-2000용)로 하였으며 $\pm$50MHz의 범위를 갖도록 실험하였다. 실험(시뮬레이션) 결과 약 43㏈ 정도의 높은 지향성을 보였으며 기존 방향성 결합기의 지향성(약 20㏈)보다 약 23㏈ 개선을 구현하였다.
  9. 권광호;채상훈;정희범 929
    PDF KSCI
    ATM 교환기 망동기용 아날로그/디지털 혼합형 ASIC을 설계 제작하였다. 이 ASIC은 상대 시스템으로부터 전송되어온 46.94 MHz의 클럭을 이용하여 234.7/46.94 MHz의 시스템용 클럭 및 77.76/19.44 MHz의 가입자용 클럭을 발생시키는 역할을 하며, 전송된 클럭의 체크 및 선택 기능도 동시에 포함한다. 효율적인 ASIC 구성을 위하여 고속 클럭 발생을 위한 2개의 아날로그 PLL 회로는 전주문 방식으로, 외부 입력 클럭 체크 및 선택을 위한 디지털 회로는 표준 셀 방식으로 설계하였다. 또한, 아날로그 부분에는 일반 CMOS 공정으로 제작 가능한 저항 및 커패시터를 사용함으로서 0.8$\mu\textrm{m}$ 디지털 CMOS 공정으로 칩을 제작 가능케 하여 제작비용도 줄였다. 제작된 칩을 측정한 결과 234.7 MHz 및 19.44 MHz의 안정된 클럭을 발생하였으며, 클럭의 실효 지터도 각각 4 ㎰ 및 17 ㎰정도로 낮게 나타났다.
  10. Ko, Seok-Bum 936
    PDF KSCI
    본 논문에서는 FPGA (Field Programmable Gate Array)에 사용될 수 있는 AND/XOR기반의 기술적인 매핑 기법이 제안되었다. FPGA에서는 프로그램 블록들의 숫자가 정해져 있기 때문에 적절한 수의 입력을 가진 블록으로 회로를 나눌 수 있으면 효과적인 구현이 가능하다. Davio Expansion에 기반한 제안된 기법은 Davio Expansion 자체가 AND/XOR의 성질을 가지고 있기 때문에 XOR를 많이 포함하고 있는 에러 검출/수정, 데이터 암호/해독, 산술 회로 등을 구현하기 매우 용이하다. 본 논문에서는 제안된 기법을 이용할 때 구현되는 면적뿐만 아니라 속도도 현저히 저하될 수 있음을 MCNC 벤치마크를 이용하여 증명하였다. 면적이 줄어듦을 보이기 위하여 CLB (Configurable Logic Block) 숫자와 총 게이트 숫자가 이용되었다. CLB 숫자는 67.6 % (속도로 최적화 된 결과)와 57.7 % (면적으로 최적화 된 결과) 만큼 감소되었고 총 게이트 숫자는 65.5 %만금 감소되었다. 속도관련 결과를 확인하기 위해 사용된 최대 Path Delay는 현재 사용되고 있는 방법들에 비해 56.7 %만큼 감소되었고 최대 Net Delay는 80.5% 만큼 감소되었다.