권호 표지

The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society

  • Bimonthly
  • /
  • 1598-2831(pISSN)

Domain

  • Information/Communication ＞ Information Processing Theory

Aim & Scope

The KIPS Transactions:PartA publishes original research papers in information processing focusing on computer system and theory. Application oriented papers are also accepted. Technical fields of this journal in detail are as follows; computational theory, algorithm theory, formal languages, grid/clustering computing, middleware, multimedia theory (synchronization, indexing, compacting), parallel/distributed processing theory, computational learning theory, computer graphics & CAD, computer networks, computer system applications, real time processing system.

KSCI

Volume 14A Issue 3 Serial No. 107

  1. Park, Eun-Jin;Koo, Bon-Ki;Choi, Young-Kyu 133
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.133 PDF KSCI
    SWBF(shrink-wrapped boundary face) 알고리즘은 조직되지 않은 3차원 측정점으로부터 표면을 재구성하기 위해 최근에 제안된 방법이다. 본 논문에서는 SWBF 알고리즘의 표면 중복문제를 제기하고, 이를 해결하기 위한 개선된 표면 재구성 방법을 제안한다. 제안된 방법은 경계셀이 아닌 모든 셀들을 내부셀과 외부셀로 구분하고, 개선된 경계면의 정의를 이용해 초기메쉬에서 표면의 중복이 발생하지 않도록 하였다. 또한, 측정 방향에 따라 표면 샘플링의 조밀도가 차이가 나는 일반적인 3차원 스캐너로부터 추출된 데이터의 처리를 위해 셀 영상에서 2차원 연결성을 정의하여 사용하였다. 실험을 통해 제안된 방법이 SWBF 알고리즘의 표면중복문제를 극복하는데 매우 유용함을 알 수 있었다.
  2. Shim, Kyu-Ho;Park, Chang-Ho;Yang, Sei-Yang 141
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.141 PDF KSCI
    본 논문에서는 FPCA 기반의 시뮬레이션가속을 통한 함수적 검증에서 매 설계오류의 수정 과정에서 필수적으로 진행되어야 하였던 긴 FPGA 컴파일 시간에 의한 오랜 디버깅턴어라운드시간을 단축할 수 있는 FPGA 컴파일 회피를 통한 효과적인 시뮬레이션가속 방법을 제시하였다. 마이크로컨트롤러 설계의 함수적 검증에 제안된 방법을 적용한 결과, 본 논문에서 제안된 방법이 시뮬레이션가속의 높은 시뮬레이션 수행 속도를 유지하는 동시에 디버깅턴어라운드시간도 크게 단축할 수 있음을 확인할 수 있었다.
  3. Kim, Jeong-Beom 147
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.147 PDF KSCI
    본 논문에서는 작은 점유면적과 저 전력 소모 특성을 갖도록 CPL(Complementary Pass-Transistor Logic) 논리구조의 전가산기에 저 전압 스윙 기술을 적용하여 16$\times$16 비트 병렬 곱셈기를 설계하였다. 회로구성상 CPL 논리구조는 CMOS 논리구조에 비해 NMOS 트랜지스터만을 사용하기 때문에 작은 면적을 소비한다. 저 전압 스윙 기술은 회로에 공급되는 전압보다 낮은 전압 레벨에서 출력 동작을 하여 전력 소모를 감소시키는 기술이다. 본 논문에서는 전가산기의 출력 단에 사용되는 인버터에 저 전압 스윙 기술을 적용하여 저 전력 소모 특성을 갖는 16$\times$16 비트 병렬 곱셈기를 설계하였다 설계한 회로는 17.3%의 전력 소모 감소와 16.5%의 전력소모와 지연시간의 곱(Power Delay) 감소가 이루어졌다.
  4. Han, Seon-Mi;Woo, Jin-Woon 151
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.151 PDF KSCI
    계층적 자료구조인 사진트리는 영상을 표현하는데 매우 중요한 자료구조이다. 사진트리를 메모리에 저장하는 방법 중 선형 사진트리 표현 방법은 다른 표현 방법과 비교할 때 저장 공간을 매우 효율적으로 절약할 수 있는 이점이 있기 때문에 사진트리와 관련된 연산의 수행을 위해 선형 사진트리를 사용하는 효율적인 알고리즘 개발에 많은 연구가 진행되어 왔다. 블록위치 계산은 영상에서부터 주어진 블록을 완전히 포함하는 컴포넌트를 추출하는 연산으로, 영상 처리의 응용에서 중요하게 사용되는 기하학적 연산에 속한다. 본 논문에서는 RMESH(Reconfigurable MESH) 구조에서 3-차원 $n\times n\times n$ 프로세서를 사용하여 선형 사진트리로 표현된 영상의 블록위치를 계산하는 상수시간 알고리즘을 제안한다. 이 알고리즘은 $n\times n\times n$ RMESH의 계층구조에서 선형 사진트리의 위치코드들을 효율적으로 처리하는 기본적인 연산들을 이용함으로써 상수시간의 시간복잡도를 갖는다.
  5. Kim, Yong-Beom;Jung, Bok-Moon;Kim, Yung-Sik 159
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.159 PDF KSCI
    u-러닝(u-learning) 체제의 도입은, 원격교육을 지원하는 다양한 형태의 u-러닝 시스템 및 모형을 요구하며, 이에 따라 네트워크를 이용한 u-러닝 환경의 원격교육시스템에 대한 연구가 지속적으로 진행되어왔다. 하지만, 현재 운영되고 있는 대부분의 원격교육시스템은 교수자와 학습자간의 지속적인 쌍방향 상호작용 유지의 어려움, 시스템 구축을 위한 경제적 부담, 시스템 운영에 투입되는 교수자의 기술적 소양 부족 등 여러 문제점을 안고 있다. 이러한 문제점을 해결하기 위해서는, 교사의 접속 여부와 무관한 지속적인 학습 활동의 유지, 시스템 구축의 경제성 및 사용상의 편리성에 대한 고려가 선행되어야 한다. 이에 본 연구에서는, 이동성과 내재성 등의 u-러닝 개념을 포함하고, 가상 교수자(cyber tutor)의 결합에 의해 실제 교수자의 접속 상태와는 독립적으로 지속적인 교수-학습 과정을 지원하며, 사용자의 기술적, 경제적 부담의 제거가 가능한 지능형 u-러닝시스템을 개발하고, 그 적용 가능성을 검증하였다.
  6. Shin, Yang-Hoon;Yi, Chang-Hwan;Oh, Se-Man 167
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.167 PDF KSCI
    가상기계(Virtual Machine)는 소프트웨어로 제작되어 논리적인 시스템 구성을 갖는 컴퓨터이기 때문에 그 수행 속도와 필요 저장 공간 측면에서 성능이 떨어질 수밖에 없다. 이러한 환경에서의 가상기계 코드 최적화는 실행 성능을 향상시킬 수 있기에 중요하다. 특별히 임베디드 장치(Embedded Device)에서 작동하는 가상기계 환경에서의 최적화는 기존의 최적화에 비해 수행 비용 대비 효과에서 높은 효율을 요구한다. 이에 따라 프로파일링을 통하여 성능에 크게 영향을 주는 함수 또는 기본 블록(Basic Block)을 찾아 최적화하는 것이 효과적이다. 본 논문에서는 프로파일링을 이용한 가상기계 코드 최적화기를 설계하고 구현하였다. 먼저, 가상기계 코드 최적화를 위해 코드를 실행하여 얻을 수 있는 동적 정보인 프로파일링 데이터(Profiling Data)를 정의하였고, 프로파일링 정보를 이용한 가상기계 코드 최적기를 구현하였다. 또한, 구현과 실험에 있어서 가상기계 코드는 EVM(Embedded Virtual Machine)의 중간 언어인 SIL(Standard Intermediate Language)를 사용하였고, 구현된 최적화기에 대한 실험을 통해 최적화기의 효과를 확인하였다.
  7. Cha, Chang-Il;Kim, Sang-Wook;Chang, Ji-Woong 173
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.173 PDF KSCI
    가비지 컬렉션은 자바 가상 머신의 핵심적인 기능으로서 개발자들이 겪는 메모리 관리의 어려움을 줄여준다. 본 논문에서는 임베디드 자바 가상 머신을 위한 가비지 컬렉터인 GenGC와 GenRGC의 성능을 평가하고 분석한다. 성능 평가를 위하여 썬 마이크로시스템즈사에서 개발한 실제 임베디드 자바 가상 머신인 CVM을 플랫폼으로 사용하며, SpecJVM98을 벤치마크 프로그램 집합으로 사용한다. 첫째, GenGC와 GenRGC의 성능을 비교하기 위하여 힙의 크기 및 각 영역의 크기를 변화시키면서 가비지 컬렉션 수행 시간 및 지연 시간을 비교한다. 둘째, GenRGC의 성능을 보다 세밀하게 분석하기 위하여 힙의 구성 요소 중 블록과 프레임의 크기를 변화시키면서 가비지 컬렉션 수행 시간 및 지연 시간을 측정하여 분석한다. 셋째, GenRGC를 사용하기 위하여 필요한 저장 공간의 크기를 분석하고, GenRGC가 제한된 메모리를 가지는 임베디드 환경에서 적합하다는 것을 보인다. CVM은 가장 대표적인 임베디드 자바 가상 머신이므로, 이와 같은 성능 연구는 실제 응용 환경에서 가비지 컬렉터의 성능을 보다 정확히 예측할 수 있다는 점에서 큰 의미를 갖는다.
  8. Jang, Seung-Ju 185
    https://doi.org/10.3745/KIPSTA.2007.14-A.3.185 PDF KSCI
    임베디드 리눅스 디바이스 드라이버의 개발이 증가하면서 이에 대한 오류 테스트 기능을 가진 모듈의 필요성이 증가되고 있다. 본 논문은 리눅스 디바이스 드라이버를 위한 freed 메모리 오류 테스트 모듈의 기본 개념을 제시하며, 기본 개념을 바탕으로 오류 테스트 모듈을 설계한다. freed 메모리 오류 테스트 모듈 설계를 위해 리눅스 USB 디바이스 드라이버에 적용하고, 오류가 발생할 가능성이 존재하는 부분에 대한 검증 코드를 추가하여 테스트 모듈을 작성한다. 오류 테스트 모듈 설계를 위해서 usb storage 디바이스 드라이버를 대상으로 하였다. 또한 작성된 오류 테스트 모듈의 실험을 진행하였다. 실험을 통해 리눅스 디바이스 드라이버의 오류 테스트 모듈의 동작을 확인할 수 있다.