모바일 장치는 공급업체에 따라 다양한 운영체제와 개발 플랫폼을 가지고 있다. 이로 인해 유저인터페이스 설계 시 각각의 환경에 따라 소프트웨어를 개발해야 한다. 본 논문에서는 다양한 모바일 환경에 독립적인 유저인터페이스를 개발하기 위한 통합 플랫폼 4A DUOS를 제안한다. 제안하는 플랫폼은 다양한 운영체제에 구애받지 않는 웹언어를 사용하였으며, 유저인터페이스 설계의 편의성을 높이는 API 및 컴포넌트들을 온라인으로 제공한다. 또한 제작된 유저인터페이스는 서버에 탑재되어 사용자에게 서비스를 실시한다. 따라서 사용자는 제안하는 플랫폼을 사용하여 하나의 소스만으로도 다양한 모바일 장치에 종속되지 않는 유저인터페이스를 설계할 수 있다.

IEEE 802.11과 같은 무선 LAN 환경에서 실시간 멀티미디어 통신이 전송 데이터의 많은 부분을 차지하면서 성능 문제와 함께 네트워크의 QoS(Quality of Service)가 중요한 문제로 대두되고 있다. 802.11e MAC(Medium Access Control)은 기존 802.11 MAC의 문제를 해결하기 위해 우선순위 기반의 차별화 서비스를 제공한다. 특히 각 스테이션의 TXOP(Transmission Opportunity)는 한 번에 여러 프레임을 전송할 수 있는 시간을 규정하며 Priority와 함께 네트워크 성능 및 QoS 향상에 중요한 요소가 된다. 따라서 본 논문에서는 스테이션 수의 변화에 따라 네트워크의 최대 성능을 위한 프레임 사이즈와 TXOP, 그리고 Priority 값을 분석하고 최적의 값을 도출한다. 802.11e 표준 파라미터를 사용하여 시뮬레이션을 수행한 결과 Throughput은 스테이션의 수가 5일 때, TXOP Limit의 값이 6.016ms 일 때 가장 좋은 결과를 보였고 공정성은 TXOP Limit의 값이 3.008ms이고 Priority는 우선순위가 가장 높은 CW(Contention Window) 값이 7-15일 때가 아니고 그보다 낮은 CW 15-31일 때 가장 좋은 결과를 나타내었다.

본 논문에서는 다양한 CCTV 카메라를 지원하는 스마트 케어 관제 시스템을 소개한다. 위급 상황 발생 시 신고자의 상황을 실시간으로 관찰하기 위하여 서버에서는 신고자의 위치 좌표를 기반으로 CCTV 카메라의 팬, 틸트, 줌 제어를 자동으로 수행한다. 또한 신고자를 찾아 촬영하며 영상처리 및 갱신되는 위치 정보를 이용하여 신고자를 추적한다. 다양한 CCTV 카메라를 지원하기 위하여 Genetec 개발 툴을 이용하여 관제 시스템을 구현한다. 스마트 케어 관제 시스템을 이용하여 신고자의 위급 상황에 대하여 구조자는 신고자의 CCTV 영상을 빠르게 제어하고 감시할 수 있기 때문에 구조 작업의 효율이 개선될 수 있다.

본 논문에서는 부대역 신호를 사용한 병렬 적응 비선형 Volterra 필터를 소개하고, 이 시스템의 성능을 분석하는 것을 주요 내용으로 한다. 연구 결과 제시한 부대역 신호를 사용한 적응 Volterra 필터는 수렴성이 우수함을 입력신호의 상관함수의 eigenvalue 분포를 사용하여 해석적으로 도출되었으며, 이러한 응용이 최근에 보고된 적응 반향 제거기에서 유용하게 사용될 수 있음을 이론적으로 밝혔다. 또한 각 부대역 에서의 최적필터를 이론적으로 유도하였고 컴퓨터 모의실험으로 이를 검증하였다.

본 논문에서는 차세대 동영상 압축 표준인 HEVC의 핵심 프로세스 중 하나인 코어 변환기를 설계하고 이를 합성한 후 검증하였다. 제안하는 코어 변환기는 면적을 많이 차지하는 곱셈기 대신에 덧셈기와 쉬프터만을 사용하였으며, 쉬프터도 실제로는 와이어 연결과 멀티플렉서만을 사용하여 면적을 크게 줄였다. 또한 하나의 하드웨어로 $4{\times}4$에서 $16{\times}16$ 블록까지 모두 처리할 수 있도록 설계하였으며, 이를 위해서 연산처리기를 재사용하는 아키텍쳐를 제안하였다. 0.13um 공정으로 설계된 코어 변환기는 $16{\times}16$ 블록을 2-D 변환 처리하는데 160 사이클이 소요되며 게이트 수는 101,015 게이트이다.

For the conventional power metal-oxide semiconductor field-effect transistor (MOSFET) device structure, there exists a tradeoff relationship between specific on-resistance ($R_{ON.SP}$) and breakdown voltage ($V_{BR}$). In order to overcome the tradeoff relationship, a uniform super-junction (SJ) trench metal-oxide semiconductor field-effect transistor (TMOSFET) structure is studied and designed. The structure modeling considering doping concentrations is performed, and the distributions at breakdown voltages and the electric fields in a SJ TMOSFET are analyzed. The simulations are successfully optimized by the using of the SILVACO TCAD 2D device simulator, Atlas. In this paper, the specific on-resistance of the SJ TMOSFET is successfully obtained 0.96 $m{\Omega}{\cdot}cm^2$, which is of lesser value than the required one of 1.2 $m{\Omega}{\cdot}cm^2$ at the class of 100 V and 100 A for BLDC motor.

본 논문에서는 Ka-대역에서 동작하는 8채널 송신능동채널모듈을 소개한다. 본 모듈은 이동 위성통신용 능동위상배열안테나 시스템에 적용되며, 이를 위하여, 시스템의 크기와 중량의 상당부분을 차지하는 능동부 구조를 최적화하여 개별채널로 구성되는 기존의 능동모듈에 비하여 크기 및 중량을 소형화할 수 있다는 장점을 갖는다. 또한, 한 개의 모듈에 다수의 능동채널을 구비함으로써 발생될 수 있는 채널 간의 전기적 간섭을 최소화함으로써, 구성된 개별 채널이 최적의 상태에서 동작하도록 하였다. 시제품의 성능시험을 통한 채널 간의 최대 이득편차는 ${\pm}1.3dB$이며, 최소 채널출력은 21.5dBm이며, 위상천이기 제어에 따른 채널이득 변화량은 ${\pm}1.0dB$이다.

본 논문에서는 새로운 Ka-대역 혼 배열안테나를 제안한다. 제안된 배열구조의 소자안테나는 평판형 마이크로스트립 안테나와 사각형 혼의 두 개 부분으로 구성되며, 평판형 안테나는 원형편파를 위한 모서리가 절단된 평판형 패치구조를 갖는다. 이러한 평판한 패치안테나는 혼에 신호전력을 여기시키기 위한 급전부와 급전된 신호전력을 원형편파로 바꾸는 일종의 편파기 역할을 수행함으로써 도파관 안테나의 크기를 소형활 할 수 있다는 장점을 갖는다. 제안된 혼 안테나 구조를 이용하여, $0.9{\lambda}_0$의 배열간격을 갖는 $1{\times}8$ 배열안테나를 설계 및 제작하였다. 제작된 단일 혼 안테나는 8dBi의 이득과 3dB 기준으로 4.9%의 축비대역폭을 가지며, $1{\times}8$ 배열안테나는 14dBi의 이득과 8.2%의 축비대역폭을 갖는다.

본 논문에서 ICS(Interference Cancellation System) 중계기에서 간섭제거를 위한 새로운 CSS(Complex Signed-Signed) CMA(Constant Modulus Algorithm) 알고리즘을 제안한다. 중계기가 궤환 신호를 가질 때 CSS CMA 알고리즘은 궤환 경로로부터 간섭 신호를 제거하기 위한 디지털 신호 처리를 사용한 ICS 중계기에 대해 제안한다. 제안된 Complex Signed Signed CMA 알고리즘은 스텝 사이즈를 조절함에 따라 하드웨어 복잡도와 성능이 개선된다. 제안된 Complex Signed Signed CMA 알고리즘에서 스텝사이즈가 0.00043인 경우 수렴상태에서 평균 자승 에러는 기존 CMA 알고리즘보다 약 4dB정도 더 낮다. 그리고, 평균 자승 에러 -25dB를 기준으로 LMS(Least Mean Square)와 Signed LMS(Normalized Least Mean Square)보다 수렴회수가 1950 ~ 2150회 정도 줄어든다.

There are several kind of surface deformation display methods using the fuzzy model. In this paper, we describe three fuzzy display methods for a surface deformation and perform a comparative analysis between the modified fuzzy display method and some conventional fuzzy display methods. In each method, the analysis will be performed through computer simulation in order to show the performance of each algorithm. The results show that the modified method have improved the realism and can be used better than the conventional methods in practical applications.

본 논문에서는 SOAP(Simple Object Access Protocol)에 대하여 JAVA와 .NET 두 가지 플랫폼에 따른 성능 분석을 수행한다. SOAP는 다양한 전송 계층 프로토콜을 이용할 수 있는데, 본 논문에서는 HTTP, TCP, UDP를 이용하여 성능 분석 방법을 제안하고 제안한 방법을 토대로 성능 분석을 실시하였다. 성능 분석 결과는 시스템 환경 및 네트워크 부하 정도에 따라 다르게 도출될 수 있다. 따라서 정확한 성능 분석을 위해 동일한 환경을 구축하여 진행하였다.

이동 통신 서비스가 확대됨에 따라 인접 기지국 간의 간섭 문제가 증가하게 되었으며, 이에 따라 이동통신 시스템의 수동 상호변조왜곡(PIMD: Passive Inter-Modulation Distortion)에 대한 문제가 크게 대두되고 있다. 본 논문에서는 기존의 수동형 안테나구조에서 증폭기 등의 핵심 능동부가 기지국안테나의 방사소자에 직접 연결되는 안테나 일체형 능동안테나에 대한 새로운 PIMD 특성시험 방안을 제안하고 이에 대한 시험결과를 제시한다. 제안된 시험결과 통하여, 능동형 기지국안테나는 기존의 수동형 구조에 비하여 약 8.4dB의 PIMD 개선효과를 가지며, 제안된 PIMD 시험방식은 기지국안테나가 실제 기지국에서 운용되는 환경에 근접하게 시행됨으로써 보다 정확한 시험결과를 도출할 수 있을 것으로 판단된다.

고속의 동작 주파수를 갖는 메모리 제어기를 설계하여 PCB에서 고속 메모리와 통신을 할 경우 연결선의 길이와 배치에 따라 데이터가 전달되는 시간이 달라진다. 따라서 메모리 제어기를 설계한 뒤 PCB 상에서 메모리와 연결하여 동작시킬 때마다 이러한 지연시간이 달라져 제어기의 입출력 회로를 다시 설계하거나 초기화시 내부 설정을 바꾸어 주어야 한다. 본 논문에서는 이러한 문제를 해결하기 위해 제어기 내부에 초기화 단계에서 메모리에 테스트 패턴을 쓰고 읽으며 지연시간을 측정하고 적응적으로 지연시간을 고려한 입출력 회로를 구성하는 학습 방법을 제안한다. 제안한 학습 방법에서는 테스트 패턴을 쓰고 최소 시간 단위로 데이터를 읽는 타이밍을 바꾸어 가며 차례로 읽기를 시도하여 테스트 패턴이 정확히 읽히는 타이밍을 기억하여 초기화가 끝난 뒤 정상 동작을 시작하였을 때 학습 결과를 반영하여 메모리 접근을 시도한다. 제안한 학습 방법을 이용하면 PCB에 새로운 시스템을 구성하여도 초기화시 지연시간을 새로 설정하므로 제어기와 메모리의 통신 지연 문제를 해결할 수 있다. 제안한 방식은 고속의 SRAM, DRAM, 플래시 메모리 등에 사용 가능하다.

This paper presents a CMOS impulse radio ultra-wideband (IR-UWB) receiver implemented using IBM 0.13um CMOS technology for inner/inter-chip wireless interconnection. The IR-UWB receiver is based on the non-coherent architecture which removes the complexity of RF architecture (such as DLL or PLL) and reduces power consumption. The receiver consists of three blocks: a low noise amplifier (LNA) with active balun, a correlator, and a comparator. Simulation results show the die area of the IR-UWB receiver of 0.2mm2, a power gain (S21) of 12.5dB, a noise figure (NF) of 3.05dB, an input return loss (S11) of less than -16.5dB, a conversion gain of 18dB, a NFDSB of 22. The receiver exhibits a third order intercept point (IIP3) of -1.3dBm and consumes 22.9mW of power on the 1.4V power supply.

Using a ceramic target ZnO:In with In doping concentration of 2%, hetero-junctions of n-ZnO:In/p-Si and p-ZnO:(In, N)/n-Si were fabricated by depositing Indium doped n - type ZnO (ZnO:In or IZO) and Indium-nitrogen co-doped p - type ZnO (ZnO:(In, N)) films on wafers of p-Si (100) and n-Si (100) by DC magnetron sputtering, respectively. These films with the best electrical and optical properties were then obtained. The micro-structural, optical and electrical properties of the n-type and p-type semiconductor thinfilms were characterized by X-ray diffraction (XRD), RBS, UV-vis; four-point probe resistance and room-temperature Hall effect measurements, respectively. Typical rectifying behaviors of p-n junction were observed by the current-voltage (I-V) measurement. It shows fairly good rectifying behavior with the fact that the ideality factor and the saturation current of diode are n=11.5, Is=1.5108.10-7 (A) for n-ZnO:In/p-Si hetero-jucntion; n=10.14, Is=3.2689.10-5 (A) for p-ZnO:(In, N)/n-Si, respectively. These results demonstrated the formation of a diode between n-type thin film and p-Si, as well as between p-type thin film and n-Si..

본 논문은 연관된 합성기로부터 생성된 음성 경고음의 모델링에 관한 실험적 연구이다. 112명의 피실험자를 대상으로 심리적-육체적인 접근방법으로 4가지의 실험이 수행 되었다. 첫 번째 실험은 함성 경고음의 위급도를 지각하는 것을 모델링하여 6개의 음성-비음성 요소들을 구분하였다. 두 번째부터 네 번째의 실험은 위급도 지각의 주관적 변화와 객관적으로 계량화 할 수 있는 파라미터를 수치화 하였다. 이 논문은 응급성의 정도를 구분하는 것이 필요한 음성 합성 경고시스템의 설계에 적용될 수 있다.

본 논문은 기존의 FAST와 BRIEF 알고리즘을 Zynq-7000 Soc Platform에서 하드웨어로 구현했다. 대표적으로 SIFT 나 SURF 알고리즘을 사용하여 특징점 기반 하드웨어 가속기로 구현 하지만, 하드웨어 비용과 내부 메모리가 많이 필요하다. 제안하는 FAST & BRIEF 가속기는 기존의 SIFT 나 SURF 가속기 보다 내부 메모리 사용량을 약 57%, 하드웨어 비용을 약 70% 정도 감소하고, 수행 시간은 Clock 당 0.17 Pixel를 처리한다.

본 논문에서는 파워클램프용 높은 홀딩 전압을 갖는 사이리스터(SCR: Silicon Controlled Rectifier)구조에 기반한 새로운 구조의 ESD 보호회로를 제안하였다. 제안된 보호회로는 기존의 SCR 구조의 p-well과 n-well에 floating p+, n+를 삽입하여 홀딩 전압을 증가 시켰다. 제안된 보호회로는 높은 홀딩전압 특성으로 높은 래치업 면역성을 갖는다. 본 연구에서 제안된 보호회로의 전기적 특성 및 ESD 감내특성을 확인하기 위해 Synopsys사의 TCAD Tool을 이용하여 시뮬레이션을 수행하였다. 시뮬레이션 결과 제안된 보호회로는 기존 SCR 기반 ESD 보호회로보다 약 4.98 V의 높은 홀딩전압과 추가적인 floating 영역의 사이즈 변화로 최대 13.26 V의 홀딩전압을 갖는 것을 확인하였다. 또한 기존 SCR 기반 보호회로와 동일한 수준의 감내특성을 갖는 것으로 확인되었다.

본 논문에서는 패스 트랜지스터에 바디 구동 기술을 적용하여 면적을 감소시킨 LDO (Low drop-out) 레귤레이터를 제안하였다. 바디 구동 기술은 트랜지스터의 문턱전압 (Vth)을 감소시켜 드레인 전류를 증가시켜 전류 구동 능력을 향상시킨다. 본 논문에서는 LDO 레귤레이터의 패스 트랜지스터에 바디 구동 기술을 적용하여 면적을 감소시키고, 기존 LDO 레귤레이터와 동일한 성능을 유지하였다. 본 논문에서 제안하는 패스 트랜지스터는 동일한 성능 대비 면적은 5.5 % 감소 하였다. 본 논문에서 제안하는 LDO 레귤레이터는 2.7 V ~ 4.5 V의 입력 전압, 1.2 V ~ 3.3 V의 출력전압 범위를 가지며, 150 mA의 출력 전류를 공급한다.