라우팅 기능을 가진 이동노드로 구성된 자치 분산 네트워크인 애드 혹 네트워크에서는 여러 개의 경로 서비스 제공으로 인하여 특정 노드에 네트워크 부하가 증가되었을 경우에 대한 방법이 고려되지 않았다. 본 논문에서는 네트워크 트래픽 혼잡을 줄임과 동시에 데이터 전송과정에서의 네트워크 부하를 분산 시킬 수 있는 트래픽 관리 라우팅 프로토콜을 제안하고 평가하였다. NS 네트워크 시물레이터를 통해 제안한 알고리즘을 적용한 결과 네트워크 부하의 감소와 데이터 전송율의 증가를 얻을 수 있었다

본 논문에서는 다치논리(Multiple-Valued Logic : MVL)를 위한 데이터 변환기의 설계방법에 대해서 논의한다. 3.3 v의 단일 전원의 4 디지트의 CMOS 아날로그 4치 변환기(Analog to Quaternary Converter : AQC)와 4치 아날로그 변환기(Quaternary to Analog Converter)를 뉴런모스를 사용한 다운리터럴회로(Down-Literal Circuit : DLC)를 사용하여 설계하였다. 뉴런모스 다운리터럴회로는 제안된 AQC와 QAQ가 4개의 전압 레벨값을 출력과 입력으로 사용하게 하며, 소자의 다중 문턱전압 특성을 갖게한다. 제안된 AQC -QAC 회로는 구조면에서 전전력 소모의 특성을 갖는다.

본 논문에서는 객체 기술과 복잡한 구조적 데이터와 관련된 데이터베이스 구조를 효율적으로 표현하기 위한 통합 데이타 모델(UDM)이라고 하는 개념 데이터 모델을 제안한다. 이 모델은 E-R 모델, 의미 객체 모델, UML 등의 데이타 모델의 주요 기능을 데이타베이스 설계 관점에서 통합한 것이다. 이 모델은 시공간 멀티미디어 데이타의 복잡한 구조를 모델링하기 위해 제안된 객체-관계 모델을 단순화시키고 일부 기능을 확장시킨 버전이다. 이 모델은 현대적인 데이터베이스 응용의 주요한 의미적, 구조적인 정보의 표현을 지원하며, 관계, 객체-관계, 객체-지향, (반-)구조 데이터베이스 등 주요 논리적 데이터베이스 모델을 지원하도록 고안되었다. 데이터베이스 설계를 위한 도구로 통합 데이타 다이아그램(UDD)을 제안하며, 이 통합 데이타 모델로부터 논리적 뷰를 유도하기 위한 방법도 제안한다. 제안된 모델은 다양한 개념적 데이터베이스 설계를 위한 편리하고 실용적인 도구로 활용될 수 있다.

본 논문은 불확실한 비선형 계통에 대해서 강인한 적응 퍼지 관측기를 설계하는 방법을 제시한다. 새로 제시하는 관측기는 관측기 설계시 관측오차의 동특성식이 SPR (strictly positive real)이어야 한다는 조건이 불필요하다. 또한 불확실한 항에 대한 유계상수도 추정하는 알고리듬을 사용하여 강인항의 이득값을 설계자가 미리 결정할 필요가 없게 된다. 설계된 관측기를 포함한 전체 폐루프 계통에 대해서 리아프노브 안정도를 증명하였으며 관측오차를 포함한 계통의 모든 신호들의 반전역적 유계(semi-global uniform ultimate boundedness)임을 증명하였다. 이론적으로 도출된 결과를 mass-spring-damper 계통에 대한 모의실험을 수행하여 제안된 관측기의 효율성과 성능을 보였다.

본 논문은 상위 레벨 합성에서의 레지스터와 자원 할당 과정의 스위치 동작 최소화를 통한 저 전력 데이터 패스 할당 알고리즘을 제안한다. 제안하는 알고리즘은 스케줄링된 CDFG를 입력으로 할당 과정에서 전력 최소화를 수행한다. 알고리즘은 레지스터 할당과 자원 할당 과정을 나누어 수행한다. 레지스터 할당 알고리즘은 기능 장치내의 불필요한 스위칭 동작을 제거하고 멀티플렉서의 수를 최소화한다. 자원 할당 과정은 스위칭 동작을 최소화할 수 있는 연산자의 순서를 선택한다. 본 논문에서 제안하는 알고리즘과 genesis-lp 상위 레벨 합성시스템을 벤치마크를 이용한 비교 실험결과 평균 15.3%의 전력 감소효과가 있다.

CMOS RF IC에서 중요한 문제가 되는 입력 노드에의 기생 커패시턴스 추가 문제를 줄이기 위해, 2차원 소자 시뮬레이션 결과 및 그에 따른 분석을 기반으로, 표준 CMOS 공정에서 쉽게 제작 가능한 pnpn 싸이리스터 구조의 ESD 보호용 소자를 제안한다. 제안된 소자의 DC 항복특성을 일반적으로 사용되고 있는 보호용 NMOS 트랜지스터 경우와 비교 분석하여 제안된 소자를 사용하였을 경우의 이점을 입증한다. 시뮬레이션을 통해 제안된 소자에 의한 특성 향상을 보이고 이와 관련된 미케니즘들에 대해 설명한다. 또한 제안된 소자의 최적 구조를 정의하기 위해 소자구조에 따른 특성변화를 조사한다. ESD 보호용으로 제안된 소자를 사용할 경우 추가되는 기생 커패시턴스의 감소 정도를 보이기 위해 AC 시뮬레이션 결과도 소개한다. 본 논문의 분석 결과는, CMOS RF IC에서 ESD 보호용으로 제안된 소자를 사용할 경우 NMOS 트랜지스터를 사용할 경우와 대비, 동일한 ESD 강도를 유지하면서 입력노드에 추가되는 커패시턴스의 양을 1/40 정도로 줄일 수 있는 가능성을 보여준다.

초고속 패킷 스위칭 네트워크에서 QoS 보장을 위한 여러 가지 방안 중 우선순위에 의한 패킷처리 방식이 선호되고 있다. 초고속 패킷 스위치에서 우선순위에 따르는 효율적인 패킷 처리는 서비스 성능 향상의 관건이다. 따라서 초고속 네트워크 내의 핵심인 패킷 스위치에서의 효율적인 우선순위 서비스 알고리즘의 개발은 중요하다. 본 논문에서는 효율적인 패킷 스위치 성능 향상 방안으로 큐에 대기하는 패킷의 개수에 따라 서비스시간을 가변적으로 할당할 수 있는 W-iSLIP 스케줄링 알고리즘을 제안하고, 시뮬레이션하여 기존의 알고리즘과 비교 분석하였다. 우선순위에 따른 서비스와 전체 지연시간을 분석한 결과, 전체 지연시간에 있어서는 2.6%, 우선순위 서비스에 있어서는 34.6%의 성능향상이 있는 것으로 분석되었다.

본 논문에서는 지상파 디지털 방송에 적용 가능한 MPEG-2 트랜스포트 스트림(Transport Stream)용 demultiplexer를 개발하였다. Demultiplexer는 MPEG-2 형식의 멀티미디어 데이터에서 영상부분, 음성부분, 그리고 데이터 부분을 분리하여 각각의 디코더로 전송하는 기능을 담당한다. 현재 대부분의 MPEG-2 transport stream용 demultiplexer들은 하드웨어 시스템으로 구성되어졌으나, 고성능 컴퓨터의 빠른 발전으로 인하여 소프트웨어적으로도 실시간으로 동작 할 수 있게 되었다. 개발되어진 소프트웨어 demultiplexer는 윈도우즈 환경에서 동작할 수 있도록 하기 위하여 COM(Component Object Model)기반의 Microsoft의 Directshow를 이용하여 filter형태의 소프트웨어 모듈로 개발하였다. Demultiplexer의 동작은 GraphEdit tool을 사용하여 확인하였으며, 이를 위해 MPEG-2 transport stream 형식의 테스트 파일을 랜더링 하였다.

현행 TV 신호는 HDTV나 컴퓨터 모니터에서 사용하는 encoding 기술과는 완전히 다르다. 다시 말하면 기존의 아날로그 TV에서는 Interlace 방식을 사용하는 반면 HDTV 및 컴퓨터 모니터에서는 Interlace 방식 대신 Progressive 방식을 사용한다. 따라서 Interlace 방식을 사용하는 미디어의 신호를 Progressive 방식을 사용하는 미디어에서 사용하기 위해서는 보간 알고리즘이 필요하다. 보간 알고리즘으로는 ELA(Edge-Based Line Average) 알고리즘이 보편적으로 사용된다. 본 논문에서는 ELA 알고리즘의 수평 및 수직 윤곽선 복원 단점을 개선시킨 ADI(Adaptive De-interlacing Interpolation) 알고리즘을 사용하여 Interlace 방식의 YUV 디지털 신호를 Progressive 방식의 RGB 디지털 신호로 변환시켜 주는 주사선 변환 ASIC 칩을 설계하였다. 설계 언어로는 VHDL이 사용되었다.

본 논문에서는 수리형태학에 기반한 새로운 특징값 추출 방법을 제안하였다. 수리형태학적 패턴 분포함수에 의한 수리형태학적 공간주파수를 소개하고 이를 새로운 특징인 평균높이를 정의하는데 적용하였다. 평균높이는 내용기반 이미지 검색을 위한 인덱스 키를 생성하는데 사용되는 특징값을 정의하기 위하여 사용하였다. 제안한 방법의 우수성을 다양한 영상에 대한 실험을 통하여 증명하였다. 또한 기존의 검색방법은 검색하는 이미지 데이터마다 에지 검출단계에서 적절한 문턱값에 의한 이진화 처리가 요구되어 지나 제안한 방법은 이진화가 필요 없어서 그 효용성이 크다.

전자파 방사 및 측정 시험설비로 표준 시험장인 야외시험장을 사용하고 있으나 시험장 구축의 어려움으로 이를 대체할 수 있는 대용시험장을 사용하여 측정시험을 할 수 있도록 하고 있다. 본 논문에서는 최적화된 측정시스템을 구성하기 위한 대용시험시설인 GTEM CELL(Gigahertz Transverse Electro Magnetic Cell)의 구조분석 및 설계를 하기 위하여 내부도체(Septum)의 넓이 및 두께 변화에 따른 내부도체의 특성임피던스 변화를 살펴보았다.

본 논문에서는 2.4GHz와 5.8GHz 대역의 무선 랜카드에 사용되는 듀얼 역-F형 내부 안테나의 설계 값에 따른 안테나 특성을 분석하였다. 노트북용 WLAN card의 PCB 기판에 인쇄된 형태로 설계하여 안테나의 길이, 단락 스터브의 두께, 피드선과 단락 스터브 사이의 간격, 안테나와 접지면 사이의 간격, 안테나의 두께 및 기판의 두께와 기판의 유전율에 따른 특성 변화를 연구하였다. 설계 값에 따른 특성변화 그래프로부터 설계 값을 튜닝하여 최적의 안테나를 설계하였다. 설계된 안테나는 VSWR이 1.6과 1.14이며, 주파수 대역폭은 170MHz와 500MHz 이며, 최대이득 3.5dBi 의 값을 얻었다.

소형화, 집적화된 Ka-band용 MMIC VCO(Voltage Controlled Oscillator)를 설계 및 제작하였다. Clapp-Gouriet형 오실레이션 방식을 이용하여 VCO를 직접 설계 및 제작하였고, 또한 이를 별도로 제작한 Alumina 기판과 함께 Carrier 위에서 조립 후 모듈화하였다. 결과적으로 MMIC로 구성된 Ka-band의 VCO 모듈은 출력 10dBm, Bandwidth 400MHz, phase noise -90dBc/Hz@1MHz까지의 성능을 보이면서 우수한 성능을 가짐을 확인할 수 있었다.

본 논문에서는 기존에 값비싼 BiCMOS 공정으로 주로 구현되던 이동통신 단말기용 RF단 및 IF단 회로들을 CMOS 회로로 설계하고, 최종적으로 PCS 대역 송신용 CMOS RF/IF 단일 칩을 설계하였다. 설계된 회로는 IF PLL 주파수합성기, IF Mixer, VGA등을 포함하는 IF 단과, SSB RF Mixer 블록과 구동 증폭기를 포함하는 RF 단으로 구성되며, 디지털 베이스밴드와 전력증폭기 사이에 필요한 모든 신호처리를 수행한다. 설계된 IF PLL 주파수합성기는 100kHz의 옵셋 주파수에서 -114dBc/Hz의 위상잡음 특성을 보이며, lock time은 $300{\mu}s$보다 작고, 3V 전원에서 약 5.3mA의 전류를 소모한다. IF Mixer 블록은 3.6dB의 변환이득과 -11.3dBm의 OIP3 특성을 보이며, 3V 전원에서 약 5.3mA의 전류를 소모한다. VGA는 모든 이득 설정시 3dB 주파수가 250MHz 보다 크며, 약 10mA의 전류를 소모한다. 설계된 RF단 회로는 14.93dB의 이득, 6.97dBm의 OIP3, 35dBc의 image 억압, 31dBc의 carrier 억압 등의 특성을 보이며, 약 63.4mA의 전류를 소모한다. 설계된 회로는 현재 $0.35{\mu}m$ CMOS 공정으로 IC 제작 중에 있다. 전체 칩의 면적은 $1.6㎜{\times}3.5㎜$이고 전류소모는 84mA이다.

디지털 보정 기능을 갖는 CMOS 압력 센서의 인터페이스 회로를 설계하였다. 인터페이스 회로는 아날로그 부분과 디지털 부분으로 구성되어 있다. 아날로그 부분은 센서로부터 발생한 약한 신호를 증폭시키는 역할을 담당하고 디지털 부분은 온도 보상 및 오프셋 보정 기능을 담당하며 센서 칩과 보정을 조정하는 마이크로컨트롤러와의 통신을 담당한다. 디지털 부분은 I2C 직렬 인터페이스, 메모리, 트리밍 레지스터 및 제어기로 구성된다. I2C 직렬 인터페이스는 IO 핀 수 및 실리콘 면적 면에서 실리콘 마이크로 센서의 요구에 맞게 최적화 되었다. 이 설계의 주요 부분은 최적화된 I2C 프로토콜을 구현하는 제어 회로를 설계하는 것이다. 설계된 칩은 IDEC의 MPW를 통하여 제작되었다. 칩의 테스트를 위하여 테스트 보드를 제작하였으며 테스트 결과 예상한대로 디지털 보정기능이 잘 수행됨을 확인하였다.

좋은 3D 엔진이란 객체들의 상호 작용을 실세계와 유사하게 표현하는 물리학 엔진을 말한다. 충돌은 이런 상호작용 중의 하나이며, 충돌 유무 검사와, 충돌 지점, 충돌후의 반응을 다룬다. 대부분의 물리학 엔진과 같이 충돌 검사도 정확하게 검출하려면 많은 시간이 소요된다. 그러나 요구되는 정밀도만 만족하는 모델 사용으로 검출시간을 조절 할 수 있다. 그러므로 요구되는 정밀도와 시간에 따라 충돌 검출 모델을 선정하여야 한다. 본 논문에서는 충돌 검출 모델들을 정확도에 따라 7단계로 구분하여 구현하고 실험했다. 이를 통해 시간과 정확도의 연관 관계를 분석하고, 이에 따른 충돌 검출 모델을 선택하기 위한 기준을 제시하고자 한다.

네트워크의 성능 향상에 영향을 미치는 여러 요소 중에서, 본 연구에서는 NIC(Network Interface Card) 버퍼 사이즈(Buffer Size)가 웹 서버와 LAN(Local Area Netwok)에 어떤 영향을 미치는지를 분석하였다. 버퍼 사이즈의 조절을 통해서 내부 네트워크의 패킷 분실율, 처리량, RTT(Round Trip Time), 수신율의 변화를 NS-2를 사용하여 시뮬레이션 해보고 그 결과를 비교하여 이더넷(Ethernet)에서의 웹 트래픽에 미치는 영향을 분석하였다.

본 논문에서는 웹 서버의 부하 분산을 위해 네트워크를 LAN 내부와 LAN 외부로 나누고 이들에 각각의 웹 서버를 할당한다. LAN 내부의 노드들에 의한 접속만이 가능한 웹 서버의 성능은 RTO(Retransmission Time Out : 재전송타임아웃)라는 TCP 파라미터에 의해 많은 영향을 받는다. 웹 서버의 운영체제 내에 디폴트로 설정된 RTO 값은 LAN에서는 지나치게 큰 값으로 네트워크와 웹 서버의 성능을 저하시킨다. 이에 본 논문에서는 기존의 재전송 타임아웃의 알고리즘 방식을 이용하지 않고, 조정된 RTO값을 사용하여 LAN 내부의 웹 서버 성능을 향상시킬 수 있음을 확인하였다.

본 논문에서는 진단 초음파 영상에서의 스펙클 잡음의 영향을 줄여 대상물체를 효율적으로 분리하는 방법을 제안하였다. 스페클 잡음을 제거하기 위하여 전처리 과정에서 gray scale opening 연산을 실행 후 윈도우내에서 임의의 픽셀에서의 분산을 계산하여 균일 영역과 경계 영역을 구분하고, 구분된 각 영역에 대해 윈도우 크기가 다른 pseudomedian 필터를 사용하였다. (본 논문에서 적응 pseudomedian 필터라 부름.) 영역 구분 없이 같은 크기의 윈도우를 사용한 경우보다 필터링 시간이 단축되며, 스페클 잡음을 충분히 제거할 수 있었다. 필터의 성능을 평가하기 위하여, 제안한 필터를 기존의 영상처리 필터의 결과에 대한 PSNR과 비교하여 우수하다는 것을 입증하였다.

본 연구에서는 전파관리시스템(RFMS)의 효율적 운용을 위하여 전파전파 분석 기능 개선 방안을 도출하였다. 즉, ITU-R에서 권고하는 파라미터별 전파전파 알고리즘, 간섭분석 알고리즘 및 공유기준들에 대한 체계적인 분석을 수행한 후, 사용자가 원하는 환경 및 조건에 적합한 전파간섭 분석 알고리즘과 보호기준을 자동으로 선택해 낼 수 있는 모델 선정 기준안을 도출하였다. 이 결과를 이용하여 RFMS에서 최적의 전파 간섭 분석 알고리즘을 자동 선택하여 효율적으로 분석을 수행하도록 해주는 프로그램 및 그 활용 예를 제시하였다.

통신 경로 상에 위치한 인접 노드간의 오류 제어를 위해 window-controlled selective repeat ARQ 방식을 고려한다. 이 방식에서 전송될 패킷은 순환적 그리고 순차적으로 순차 번호를 부여받는다. 한편 송신 노드는 이전 window에 소속된 모든 패킷에 대해 긍정적 응답을 받을 때까지 새 window에 소속된 패킷을 전송할 수 없으며, 이러한 전송의 연기로 인해 throughput 및 지연 성능의 저하가 야기된다. 본 논문에서는 지연 성능을 향상시키기 위한 방안으로 프레임 내에서 순차 번호를 중복 사용하는 부수적 방식을 고려한다. 이러한 중복 규칙을 고정형, 임의형, 적응형으로 분류하여 범주별 중복 규칙을 제시하고 각 중복 규칙에 따른 지연 성능을 평가한다. 계량적 분석 결과로부터 순차 번호를 중복 부여하여 (특히 ADR-T2의 도입으로) 평균 패킷 지연 시간을 효과적으로 줄일 수 있음을 관찰한다. 또한 이러한 지연 성능의 개선은 국지적으로 최적인 window 크기를 만족할 수 있는 확률의 증가에 기인함을 규명한다.