Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

High Speed Inductive Link Using Complementary Switching Transmitter and Integrating Receiver

상보적으로 스위칭하는 송신기와 적분형 수신기를 이용한 고속 인덕티브 링크

  • Kim, Hyun-Ki (School of Information & Communication Engineering, Sungkyunkwan University) ;
  • Roh, Joon-Wan (School of Information & Communication Engineering, Sungkyunkwan University) ;
  • Chun, Young-Hyun (Memory Division, Samsung Electronics) ;
  • Kwon, Kee-Won (School of Information & Communication Engineering, Sungkyunkwan University) ;
  • Chun, Jung-Hoon (School of Information & Communication Engineering, Sungkyunkwan University)
  • 김현기 (성균관대학교 정보통신공학부) ;
  • 노준완 (성균관대학교 정보통신공학부) ;
  • 전영현 (삼성전자(주) 메모리사업부) ;
  • 권기원 (성균관대학교 정보통신공학부) ;
  • 전정훈 (성균관대학교 정보통신공학부)
  • Received : 2011.07.13
  • Published : 2011.12.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents the method of improving the data rate and BER in the inductive coupling link using a BPM signaling method. A complementary switching transmitter is used to remove invalid glitches at transmitted data, and the concept of pre-distortion is introduced to optimize received data. Also, an integrating receiver is used to increase the sampling margin and equalizing transistors are added in the pre-charge path of the integrator and comparator for high frequency operation. The transceiver designed with a 0.13 um CMOS technology operates at 2.4 Gb/s and consumes 5.99 mW from 1.2 V power supply.

본 논문은 BPM 방식의 신호전송을 하는 인덕티브 커플링 링크에서 전송속도를 증가시키고 BER를 개선하는 방법에 대하여 기술하였다. 데이터가 전송될 때 발생하는 불필요한 glitch를 제거하기 위해 상보적으로 스위칭하는 송신기를 사용하였고, 수신된 데이터의 최적화를 위해 pre-distortion 개념을 도입하였다. 또한 고속 동작에서 샘플링 가능구간을 확보하기 위해 적분형 수신기를 사용하였고, 빠른 pre-charge를 위해 수신기 내부의 적분기와 비교기의 pre-charge 경로에 이퀄라이징 트랜지스터를 추가하였다. 0.13 um CMOS 공정을 사용하여 설계한 송수신회로는 1.2 V 인가전압에서 2.4 Gb/s의 전송속도를 가질 때 약 5.99 mW의 전력소모를 가진다.

Keywords

References

  1. H. Ishikuro, N. Miura, and T. Kuroda, "Wideband Inductive-coupling Interface for High-performance Portable System," CICC, pp. 13-20, Sep. 2007.
  2. D. Mizoguchi, Y. B. Yusof, N. Miura, T. Sakurai, and T. Kuroda, "A 1.2 Gb/s/pin Wireless Superconnect based on Inductive Inter-Chip Signaling (IIS)," IEEE ISSCC, Dig. Tech. Papers, pp. 142-143, Feb. 2004.
  3. N. Miura, D. Mizoguchi, T. Sakurai, and T. Kuroda, "Analysis and Design of Inductive Coupling and Transceiver Circuit for Inductive Inter-Chip Wireless Superconnect," IEEE Journal of Solid-State Circuits, vol. 40, no. 4, pp. 829-837, April 2005. https://doi.org/10.1109/JSSC.2005.845560
  4. 이장우, 유창식, "인덕티브 커플링 송수신 회로를 위한 신호 전달 기법," 전자공학회논문지, 제48권 SD편, 제7호, 17-22쪽, 2011년 7월
  5. N. Miura, D. Mizoguchi, M. Inoue, K. Niitsu, Y. Nakagawa, M. Tago, M. Fukaish, T. Sakurai, and T. Kuroda, "A 1 Tb/s 3 W Inductive-Coupling Transceiver for Inter-Chip Clock and Data Link," IEEE ISSCC, Dig. Tech. Papers, pp.424-425, Feb. 2006.
  6. N. Miura, D. Mizoguchi, M. Inoue, K. Niitsu, Y. Nakagawa, M. Tago, M. Fukaish, T. Sakurai, and T. Kuroda, "A 1 Tb/s 3 W Inductive-Coupling Transceiver for 3D-Stacked Inter-Chip Clock and Data Link," IEEE Journal of Solid-State Circuits, vol.42, no.1, pp.111-122, Jan, 2007. https://doi.org/10.1109/JSSC.2006.886554
  7. 안희선, 박원기, 이성철, 정항근, "LVDS 구동회로를 이용한 3.125 Gb/s/ch 저전력 CMOS 송수신.," 전자공학회논문지, 제46권 SD편, 제9호, 7-13쪽, 2009년 9월
  8. J. L. Zerbe, P. S. Chau, C. W. Werner, T. P. Thrush, H. J. Liaw, B. W. Garlepp, and K. S. Donnelly, "1.6 Gb/s/pin 4-PAM Signaling and Circuits for a Multidrop Bus," IEEE Journal of Solid-State Circuits, vol. 36, no. 5, pp.752-760, May 2001. https://doi.org/10.1109/4.918912
  9. N. Y. Choi, J. H. Song, J. M. Baek, J. H. Chun, and K. W. Kwon , "A Reliable Integrating Receiver for Inductive Coupling Chip-to-Chip Communication," ITC-CSCC, 2010.