권호 표지

전자공학회논문지C (Journal of the Korean Institute of Telematics and Electronics C) (Journal of the Korean Institute of Telematics and Electronics C)

대한전자공학회 (The Institute of Electronics and Information Engineers)

  • 월간
  • /
  • 1226-5853(pISSN)

제36C권8호

  1. 김부성;김석윤 1
    PDF
    빠르고 정확한 결과를 얻기 위해서 타이밍 수준에서의 회로 해석이 이루어지며, 게이트와 연결선에서의 신호 지연 해석은 회로의 설계 검증을 위하여 필수적이다. 본 논문에서는 CMOS 회로 게이트에서의 지연 시간과 연결선의 지연 해석을 위한 초기 천이 시간을 동시에 계산할 수 있는 방법을 제시한다. 회로 연결선의 유효 커패시턴스 개념을 이용하여 게이트의 지연 시간과 게이트에서의 구동 저항을 고려한 연결선 선형 전압원의 천이 시간을 계산한다. 게이트 지연과 연결선 선형 전압원의 천이 시간을 구하는 과정은 예비 특성화된 게이트 타이밍 데이터를 이용하여 반복적인 연산과정을 통하여 동시에 구하게 된다. 기존의 게이트 지연 계산 알고리즘은 연결선 선형 전압원의 천이 시간을 위해 별도의 게이트 특성 데이터를 필요로 하였으나, 본 논문에서 제시하는 방법은 계산 과정 중에 생성된 데이터를 이용함으로써 현재의 예비 특성화 방법을 수정하지 않고서도 효율적인 타이밍 수준의 게이트 및 연결선 지연 시간 예측이 가능하도록 하였다.
  2. 류기홍;윤광섭 10
    PDF
    본 논문에서는 12비트의 해상도와 65MHz의 변환속도를 가지면서 단일 3.3V의 공급전압으로 동작하는 전류 셀 매트릭스 구조의 CMOS D/A 변환기를 제안하였다. 설계된 CMOS D/A 변환기는 우수한 단조증가성과 빠른 정착시간을 가지는 전류 셀 매트릭스 구조의 장점을 이용하면서 기존의 D/A 변환기의 전류셀 간의 문턱전압의 부정합과 접지선의 전압 강하에 의한 오차를 감소시키기 위해 트리 구조 바이어스 회로, 대칭적 접지선 연결, 캐스코드 전류 스위치를 사용하여 구현되었다. 설계된 전류 셀 매트릭스 12비트 D/A 변환기를 $0.6{\mu}m$ CMOS n-well 공정을 이용하여 제작하였다. 제작된 DAC칩을 +3.3V 단일 공급전원을 이용하여 측정한 결과, 정착시간이 20nsec로써 50MHz의 변환속도와 35.6mW의 전력소모를 나타내었다. 또한 측정된 SNR, DNL은 각각 55 dB, ${\pm}0.5LSB$,${\pm}2LSB$를 나타내었다.
  3. 한재천;양선웅;진명구;장훈 22
    PDF
    본 논문에서는 내장된 이중-포트 메모리를 위한 효율적인 테스트 알고리듬을 제안하였다. 제안된 테스트 알고리듬은 기존의 멀티-포트 메모리 테스트 알고리듬들보다 훨씬 빠르게 이중-포트 메모리를 테스트할 수 있으며, 고착 고장, 천이 고장 및 결합 고장을 완벽하게 검출할 수 있다. 또한, 본 연구에서는 제안된 알고리듬을 수행할 수 있는 BIST 회로를 Verilog-HDL을 이용하여 설계하고 시뮬레이션과 합성을 수행하였으며, BIST로 구현된 제안된 테스트 알고리듬의 높은 효율성을 다양한 크기의 내장 메모리에 대한 실험을 통하여 확인할 수 있었다.
  4. 성현경;윤광섭 35
    PDF
    본 논문에서는 $GF(p^m)$상에서 두 다항식의 가산 및 승산 알고리즘을 제시하였고, 가산 및 승산 알고리즘을 수행하는 전류 모드 CMOS에 의한 $GF(4^3)$상의 직렬 입력-병렬 출력 모듈 구조의 4치 연산기를 구현하였다. 제시된 전류 모드 CMOS 4치 연산기는 가산/승산 선택 회로, mod(4) 승산 연산 회로, mod(4) 가산 연산 회로를 2개 연결하여 구성한 MOD 연산회로, mod(4) 승산 연산 회로와 동일하게 동작하는 원시 기약 다항식 연산 회로에 의해 구현하였으며, PSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작 특성을 보였다. 제시된 회로들의 시뮬레이션은 $2{\mu}m$ CMOS 기술을 이용하고, 단위 전류를 $15{\mu}A$로 하였으며, VDD 전압은 3.3V을 사용하였다. 본 논문에서 제시한 전류 모드 CMOS의 4치 연산기는 회선 경로 선택의 규칙성, 간단성, 셀 배열에 의한 모듈성의 이점을 가지며, 특히 차수 m이 증가하는 유한체상의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합할 것으로 생각된다.
  5. 김인철;이남호;이용범;진성일 46
    PDF
    본 논문에서는 원격 작업 환경에서 명령자의 제스처를 자동으로 인식하기 위하여 글로브 센서 기반의 인식 기법을 이용한 3차원 제스처 인식 시스템을 구현하였다. 인식 시스템은 PinchGlove에 부착하여 사용되는 Polhemus 센서로부터 획득한 손 궤적의 3차원 위치 좌표열을 입력으로 사용한다. 또한 본 논문에서는 제스처 인식을 위해 제스처를 구성하는 스트로크를 기본 인식 단위로 사용하는 방법을 제안한다. 각 스트로크는 이산 HMM으로 모델링 되며 이들 HMM을 연결하여 생성된 결합 HMM으로 원격 작업에 사용될 각 제스처들을 모델링 한다. 이 방법은 새로이 정의되는 제스처에 대해 추가의 학습 과정을 필요로 하지 않아 인식 시스템의 확장성을 높일 수 있다. 16개의 제스처를 사용한 인식 실험에서 스트로크 기반의 결합 HMM은 제스처를 기본 단위로 사용한 HMM에 비해 더 좋은 인식 성능을 나타냄을 확인할 수 있었다.
  6. 류시열;장원빈;권기호 54
    PDF
    본 논문은 퍼지 규칙 베이스와 소속함수의 모양을 결정하기 위해서, 유전적 다양성을 개선시키는 변형 유전자 알고리즘의 하나인 다중 개체군 유전자 알고리즘(MGA)을 적용하였다. 대부분 퍼지 제어를 위한 퍼지 규칙 베이스의 일반화는 전문가의 경험에 의해 많이 좌우된다. 이러한 점을 개선하여 퍼지 규칙을 최적화하기 위한 방법으로 새로운 평가함수를 제안한다. 시뮬레이션 결과는 제안한 방법이 우수함을 보여준다.
  7. 박세현;정기철;허준구;김항준 62
    PDF
    본 논문에서는 영상에 기반한 실시간 교통 감시 시스템을 구현한다. 영상 기반의 교통 감시 시스템은 루프 감지기 등의 센서를 이용한 방법에 비해 비용과 설치, 유지, 보수 면에서의 장점으로 인하여 많이 연구되고 있다. 제안한 시스템은 인터넷상에서 FPA (Field Processing Agent)와 TSM (Traffic Surveillance Manager)으로 구성되며, FPA는 TSM에게 도로 영상과 차량의 속도, 도로 점유율과 같은 교통 정보를 제공한다. 차량의 평균 속도와 도로 점유율은, 도로색 영상과 연속된 입력 영상간의 샘플링 지점의 색상 차이 변화를 이용하여 추출한다. 제안한 방법은 근사적인 교통정보를 추출해 주며, 입력 영상 전체에 대한 처리 과정 없이 제한된 영역만을 처리하기 때문에, 실시간 감시 시스템을 구축하는데 용이하다.